[發明專利]用于讀取非易失性存儲器器件的存儲器單元的電路和方法

有效

• 申請號: 201610862920.3
• 申請日: 2016-09-28
• 公開（公告）號: CN107180652B
• 公開（公告）日: 2021-04-27
• 發明（設計）人: G·卡姆帕爾多;S·波利茲
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;楊立

1.一種用于讀取設置有存儲器陣列(2)的非易失性存儲器器件(1)的存儲器單元(3)的讀取電路(20)，所述存儲器陣列(2)具有以字線(WL)和位線(BL)布置并且存儲相應數據的存儲器單元(3)，其中第一位線(BL)與待被讀取的所述存儲器單元(3)關聯并且與所述第一位線(BL)不同的第二位線(BL')被耦接至相應的存儲器單元(3’)并且與所述存儲器陣列(2)中的所述第一位線(BL)相鄰，所述讀取電路(20)包括：

與所述第一位線(BL)關聯的第一電路分支(22)以及與所述第二位線(BL')關聯的第二電路分支(22')，所述第一電路分支(22)和所述第二電路分支(22')中的每一個電路分支具有耦接到第一分壓電容器(30)的第一局部節點(N₁、N₁')以及耦接到第二分壓電容器(32)的全局節點(N_g、N_g')；

差分比較器級(36)，具有能夠選擇性地耦接到所述第一電路分支(22)以及第二電路分支(22')的所述全局節點(N_g、N_g')的第一輸入(36a)和第二輸入(36b)，以及供應輸出信號(S_out)的輸出(36c)，所述輸出的值指示存儲在所述存儲器單元(3)中的數據；

解碼器級(23，23'、25，25')，被配置為將所述局部節點(N₁、N₁')選擇性地耦接到相應的所述全局節點(N_g、N_g')，并且將所述第一電路分支(22)以及所述第二電路分支(22')的所述全局節點(N_g、N_g')選擇性地分別耦接至所述差分比較器級(36)的所述第一輸入(36a)和第二輸入(36b)；耦接級(40、41)，能夠操作用于耦接所述第一電路分支(22)和所述第二電路分支(22')的所述全局節點(N_g、N_g')；以及

控制單元(21)，在讀取操作期間控制所述解碼器級(23、25)、所述耦接級(40、41)以及所述差分比較器級(36)以用于生成所述輸出信號(S_out)；

其中所述控制單元(21)被配置為控制：

預充電的第一操作步驟，其中所述全局節點(N_g、N_g')和所述局部節點(N₁、N₁')被預充電到預充電電壓；

均衡的第二操作步驟，其中所述耦接級(40、41)耦接所述第一電路分支(22)和所述第二電路分支(22')的所述全局節點(N_g、N_g')使得它們達到相同的初始電壓(V_gi)；以及

讀取所存儲的數據的第三操作步驟，其中：所述第一電路分支(22)的所述局部節點(N1)被耦接到所述第一位線(BL)并且耦接到被激活以用于讀取的所述存儲器單元(3)，使得相應的電壓值作為所存儲的數據的函數放電或不放電；隨后，所述局部節點(N₁)被耦接到所述全局節點(N_g)以用于生成在所述第一分壓電容器(30)與所述第二分壓電容器(32)之間的電荷分配，接著所述全局節點(N_g)的所述電壓值作為所存儲的數據的函數變為比初始值更高或更低的值；并且隨后，所述差分比較器級(36)基于在第一比較電壓(V_c)與第二比較電壓(V_c')之間的比較而生成所述輸出信號(S_out)，所述第一比較電壓是所述第一電路分支(22)的所述全局節點(N_g)的電壓的函數，所述第二比較電壓是所述第二電路分支(22')的所述全局節點(N_g')的電壓的函數。