[發(fā)明專利]三維電感器與變換器

在審

• 申請?zhí)枺?/td>: 201610861975.2
• 申請日: 2010-10-07
• 公開（公告）號: CN106847770A
• 公開（公告）日: 2017-06-13
• 發(fā)明（設計）人: 金鄭海;顧時群;布雷恩·馬修·亨德森;托馬斯·R·湯姆斯;劉·G·蔡-奧安;賽福拉·S·巴扎亞尼;馬修·諾瓦克
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/522;H01F17/00;H01F19/04;H01L27/02
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司11287
• 代理人: 宋獻濤

1.一種三維芯片上電感器，其包含：

襯底，所述襯底具有頂部側(cè)和底部側(cè)，所述頂部側(cè)與所述底部側(cè)相對；

第一金屬層的多個片段，所述第一金屬層在所述襯底的頂部側(cè)之上且位于所述芯片的后段工藝區(qū)段中；

第二金屬層的多個片段，所述第二金屬層在所述襯底的底部側(cè)之下且位于所述芯片的重分配設計層區(qū)段中；

第一電感器輸入及第二電感器輸入；及

多個穿硅通孔，所述多個穿硅通孔從所述襯底的頂部側(cè)延伸到所述襯底的底部側(cè)且耦合所述第一金屬層的多個片段與所述第二金屬層的多個片段，以形成所述第一電感器輸入與所述第二電感器輸入之間的連續(xù)、非相交路徑，其中，所述多個穿硅通孔交替地由所述第一金屬層的多個片段和所述第二金屬層的多個片段連接起來。

2.根據(jù)權利要求1所述的芯片上電感器，其中所述第一及第二電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中，且所述芯片上電感器具有圍繞在所述第一與第二電感器輸入之間穿過的對稱線的對稱幾何結(jié)構。

3.根據(jù)權利要求1所述的芯片上電感器，其中所述芯片上電感器具有非對稱幾何結(jié)構。

4.根據(jù)權利要求3所述的芯片上電感器，其中所述第一電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中，且所述第二電感器輸入位于第三金屬層中。

5.根據(jù)權利要求1所述的芯片上電感器，其中所述多個穿硅通孔以規(guī)則陣列圖案分布。

6.根據(jù)權利要求5所述的芯片上電感器，其中所述穿硅通孔規(guī)則陣列圖案由包含耦合到接地的多個穿硅通孔的周長圍繞。

7.一種三維芯片上變換器，其包含：

襯底，所述襯底具有頂部側(cè)和底部側(cè)，所述頂部側(cè)與所述底部側(cè)相對；

第一芯片上電感器及第二芯片上電感器，所述第一及第二芯片上電感器中的每一者包含：

在第一金屬層中的多個第一片段，所述第一金屬層在所述襯底的頂部側(cè)之上且位于所述芯片的后段工藝區(qū)段中；

在第二金屬層中的多個第二片段，所述第二金屬層在所述襯底的底部側(cè)之下且位于所述芯片的重分配設計層區(qū)段中；

第一電感器輸入及第二電感器輸入，所述第一及第二電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中；及

多個穿硅通孔，所述多個穿硅通孔從所述襯底的頂部側(cè)延伸到所述襯底的底部側(cè)且耦合所述多個第一片段與所述多個第二片段以形成所述第一電感器輸入與所述第二電感器輸入之間的連續(xù)、非相交路徑，其中，所述多個穿硅通孔交替地由所述多個第一片段和所述多個第二片段連接起來；

所述第一芯片上電感器電感性耦合到所述第二芯片上電感器，且所述第一芯片上電感器除了經(jīng)由接地之外不物理耦合到所述第二芯片上電感器。

8.根據(jù)權利要求7所述的芯片上變換器，其中所述第一芯片上電感器的所述多個穿硅通孔以規(guī)則陣列圖案分布，且所述第二芯片上電感器的所述多個穿硅通孔以規(guī)則陣列圖案分布。

9.根據(jù)權利要求8所述的芯片上變換器，其中所述第一及第二芯片上電感器的所述穿硅通孔規(guī)則陣列圖案的外側(cè)由包含耦合到接地的多個穿硅通孔的周長圍繞，其中所述第一及第二芯片上電感器的所述穿硅通孔規(guī)則陣列圖案的所述外側(cè)位于所述第一及第二芯片上電感器的遠離所述第一與第二芯片上電感器之間的電感性耦合的側(cè)上。