[發明專利]一種碳化硅MOSFET及其制造方法

在審

• 申請號: 201610854119.4
• 申請日: 2016-09-27
• 公開（公告）號: CN107871781A
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 宋慶文;張玉明;賈一凡;肖莉;王茳;王志堅
• 申請（專利權）人: 西安電子科技大學;中興通訊股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L27/02
• 代理公司: 工業和信息化部電子專利中心11010
• 代理人: 于小鳳

技術領域

本發明涉及微電子技術領域，特別是涉及碳化硅MOSFET及其制造方法。

背景技術

碳化硅(SiC)以其優良的物理化學特性和電學特性成為制造高溫、大功率電子器件的一種最有優勢的半導體材料，并且具有遠大于硅(Si)材料的功率器件品質因子。SiC功率器件MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半場效晶體管)的研發始于20世紀90年代，具有輸入阻抗高、開關速度快、工作頻率高、耐高溫高壓等一系列優點，已在開關穩壓電源、高頻加熱、汽車電子以及功率放大器等方面取得了廣泛的應用。

與其它的寬禁帶半導體相比，SiC材料的一個顯著的優點是可以通過熱氧的方法在其表面直接生成二氧化硅(SiO₂)，這意味著SiC材料是制作大功率MOSFET及IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)等SiC MOS器件的理想材料。但是，目前阻礙SiC MOS器件發展的原因有以下幾點：與Si相比SiC表面通過干氧氧化形成SiO₂的速度緩慢，增加了工藝成本；SiC熱氧化后留下的大量的界面陷阱，使得SiO₂/SiC的界面陷阱密度通常比SiO₂/Si的界面陷阱密度高1～2個數量級，高的界面態密度會大大降低載流子的遷移率，導致導通電阻增大，功率損耗增加；高溫偏壓應力條件下激發大量載流子注入界面陷阱導致器件閾值電壓不穩定，會導致器件的可靠性變的很糟糕，對器件以及電路帶來極大的安全隱患。

目前，業界通常采用SiC表面氮化預處理，氮氧化物氧化或者退火處理等工藝和方法，使得SiO₂/SiC的界面態密度有所下降，不過與SiO₂/Si界面質量相比仍有較大的差距。同時，氮氣體劑量不易精確控制，使得氮化處理無法控制界面處的氮的含量，由于氮化處理會引入深能級陷阱以及大量空穴陷阱，反而會影響器件長時工作的穩定性。因此，研究采用何種新工藝手段來改善SiO₂/SiC界面特性，提高溝道遷移率并且降低閾值電壓漂移成為SiC MOS結構器件研究中備受關注的領域。

發明內容

本發明提供一種碳化硅MOSFET及其制造方法，用以解決現有技術中碳化硅MOSFET界面密度較高的問題。

根據本發明的一個方面，提供了一種碳化硅MOSFET，包括：堿土金屬氧化物形成的界面層，界面層縱向設置于金屬-氧化物半導體場效應晶體管MOSFET的二氧化硅SiO₂柵介質層與結型場效應晶體管JFET區域之間，橫向設置于MOSFET的兩個N⁺源區接觸之間。

其中，堿土金屬氧化物為II族堿土金屬氧化物。

其中，堿土金屬氧化物形成的界面層的厚度為0.3～5nm。

根據本發明的另一個方面，提供了一種碳化硅MOSFET制造方法，包括：在依次在N^-漂移層上形成P阱區、N⁺源區以及P⁺接觸區后，在P阱區、結型場效應晶體管JFET區域、以及兩個N⁺源區的上表面處生成堿土金屬氧化物薄層，形成堿土金屬氧化物界面層；在堿土金屬氧化物薄層上淀積SiO₂柵介質層。

其中，界面層縱向設置于SiO₂柵介質層與JFET區域之間，橫向設置于MOSFET的兩個源區N⁺接觸之間。

其中，界面層的厚度為0.3～5nm。

其中，在P阱區、JFET區域、以及兩個N⁺源區的上表面處生成堿土金屬氧化物薄層，包括：使用原子層淀積法在P阱區、JFET區域、以及兩個N⁺源區的上表面處形成堿土金屬氧化物界面層。

其中，淀積溫度為200～400攝氏度。

其中，在P阱區、JFET區域、以及兩個N⁺源區的上表面處生成堿土金屬氧化物薄層，包括：使用磁控濺射或電子束蒸發的方法在P阱區、JFET區域、以及兩個N⁺源區的上表面處淀積一層厚度為0.5～5nm的堿土金屬層；在200～400攝氏度的條件下，將堿土金屬層氧化成1～5nm的堿土金屬氧化物界面。

其中，堿土金屬氧化物為II族堿土金屬氧化物。