[發明專利]接收機調試裝置

在審

• 申請號: 201610853050.3
• 申請日: 2016-09-26
• 公開（公告）號: CN107872282A
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 張文軍;董慶龍;管云峰;寇亞軍
• 申請（專利權）人: 上海數字電視國家工程研究中心有限公司
• 主分類號: H04B17/20
• 分類號: H04B17/20
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種接收機調試裝置，連接在接收機中用于輸出數字基帶信號的射頻處理單元和后續信號處理單元之間，包括：

上位機，提供對應于所述數字基帶信號進行測試的測試數據；

存儲單元，對所述測試數據進行存儲；以及

切換單元，將所述后續信號處理單元連接在所述存儲單元、所述射頻處理單元之間切換，

其中，需調試時所述上位機控制所述切換單元將所述存儲單元和所述后續信號處理單元連接，用于向所述后續信號處理單元輸入所述測試數據，

所述存儲單元的存儲位寬與所述上位機之間、或與所述后續信號處理單元之間的數據傳輸位寬不一致的情況下，還包括：位寬格式轉換單元，用于所述測試數據存入所述存儲單元或從所述存儲單元讀出時進行相應地位寬轉換。

2.如權利要求1所述的接收機調試裝置，其特征是，

其中，所述位寬格式轉換單元包含：存儲控制器；和輸入數據格式轉換器、輸出數據格式轉換器中的之一或之二，

存儲控制器，與所述存儲單元相連接；

輸入數據格式轉換器，連接在所述存儲控制器和所述上位機之間；以及

輸出數據格式轉換器，連接在所述存儲控制器和所述切換單元之間。

3.如權利要求2所述的接收機調試裝置，其特征是，

其中，所述存儲控制器，所述輸入數據格式轉換器，以及所述輸出數據格式轉換器，和所述切換單元、和所述后續信號處理單元被設置同一集成電路中，所述集成電路采用FPGA現場可編程門陣列的芯片。

4.如權利要求2所述的接收機調試裝置，其特征是，

存儲控制器，用于產生對所述存儲單元讀控制信號、寫控制信號；控制由輸入數據格式轉換器輸出的測試數據寫入所述存儲單元；需調試時從所述存儲單元中讀出測試數據。

5.如權利要求1所述的接收機調試裝置，其特征是，

其中，所述后續信號處理單元包含至少一個子后續處理單元，

上位機包含上位機側存儲單元，用于存儲測試調試對應表，該測試調試對應表包含：

至少一種子單元調試模式，分別對應需針對性調試的其中預定若干子后續處理單元；以及

與所述子單元調試模式分別對應的不同所述測試數據由所述存儲單元輸出的回放方式。

6.如權利要求7所述的接收機調試裝置，其特征是，

所述回放方式至少包括：

速率控制，包含勻速回放模式、突發回放模式；和/或

回放方式控制，包含循環回放模式、單次回放模式。

7.如權利要求1所述的接收機調試裝置，其特征是，

其中，所述存儲單元采用SDRAM、DDR、DDR2、DDR3中的任意一種。

8.如權利要求1所述的接收機調試裝置，其特征是，

其中，開始調試時，所述上位機發送調試模式切換指令，令切換單元將所述存儲單元和所述后續信號處理單元連接，使得所述后續信號處理模塊的輸入數據是所述存儲單元回放出來的數據；

上位機再發回放指令，從存儲單元中讀出的數據經過必要位寬轉換后，發送給后續信號處理單元；

在上位機發出回放停止指令之前，存儲單元將以預定的回放方式回放所有測試數據。