[發(fā)明專利]接收機(jī)調(diào)試裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201610853017.0
• 申請(qǐng)日: 2016-09-26
• 公開(kāi)（公告）號(hào): CN107872826A
• 公開(kāi)（公告）日: 2018-04-03
• 發(fā)明（設(shè)計(jì)）人: 張文軍;董慶龍;管云峰;寇亞軍
• 申請(qǐng)（專利權(quán)）人: 上海數(shù)字電視國(guó)家工程研究中心有限公司
• 主分類號(hào): H04W24/06
• 分類號(hào): H04W24/06;H04B17/20;H04B17/29;H04L12/26
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種接收機(jī)調(diào)試裝置，連接在接收機(jī)中用于輸出數(shù)字基帶信號(hào)的射頻處理單元和后續(xù)信號(hào)處理單元之間，包括：

上位機(jī)，提供對(duì)應(yīng)于所述數(shù)字基帶信號(hào)進(jìn)行測(cè)試的測(cè)試數(shù)據(jù)；

存儲(chǔ)單元，對(duì)所述測(cè)試數(shù)據(jù)進(jìn)行存儲(chǔ)；以及

切換單元，將所述后續(xù)信號(hào)處理單元連接在所述存儲(chǔ)單元、所述射頻處理單元之間切換，

其中，需調(diào)試時(shí)所述上位機(jī)控制所述切換單元將所述存儲(chǔ)單元和所述后續(xù)信號(hào)處理單元連接，用于向所述后續(xù)信號(hào)處理單元輸入所述測(cè)試數(shù)據(jù)，

其中，所述后續(xù)信號(hào)處理單元包含至少一個(gè)子后續(xù)處理單元，

上位機(jī)包含上位機(jī)側(cè)存儲(chǔ)單元，用于存儲(chǔ)測(cè)試調(diào)試對(duì)應(yīng)表，該測(cè)試調(diào)試對(duì)應(yīng)表包含：

至少一種子單元調(diào)試模式，分別對(duì)應(yīng)需針對(duì)性調(diào)試的其中預(yù)定若干子后續(xù)處理單元；以及

與所述子單元調(diào)試模式分別對(duì)應(yīng)的不同所述測(cè)試數(shù)據(jù)由所述存儲(chǔ)單元輸出的回放方式。

2.如權(quán)利要求1所述的接收機(jī)調(diào)試裝置，其特征是，

所述存儲(chǔ)單元的存儲(chǔ)位寬與所述上位機(jī)之間、或與所述后續(xù)信號(hào)處理單元之間的數(shù)據(jù)傳輸位寬不一致的情況下，還包括：位寬格式轉(zhuǎn)換單元，用于所述測(cè)試數(shù)據(jù)存入所述存儲(chǔ)單元或從所述存儲(chǔ)單元讀出時(shí)進(jìn)行相應(yīng)地位寬轉(zhuǎn)換。

3.如權(quán)利要求2所述的接收機(jī)調(diào)試裝置，其特征是，

其中，所述位寬格式轉(zhuǎn)換單元包含：存儲(chǔ)控制器；和輸入數(shù)據(jù)格式轉(zhuǎn)換器、輸出數(shù)據(jù)格式轉(zhuǎn)換器中的之一或之二，

存儲(chǔ)控制器，與所述存儲(chǔ)單元相連接；

輸入數(shù)據(jù)格式轉(zhuǎn)換器，連接在所述存儲(chǔ)控制器和所述上位機(jī)之間；以及

輸出數(shù)據(jù)格式轉(zhuǎn)換器，連接在所述存儲(chǔ)控制器和所述切換單元之間。

4.如權(quán)利要求3所述的接收機(jī)調(diào)試裝置，其特征是，

存儲(chǔ)控制器，用于產(chǎn)生對(duì)所述存儲(chǔ)單元讀控制信號(hào)、寫(xiě)控制信號(hào)；控制由輸入數(shù)據(jù)格式轉(zhuǎn)換器輸出的測(cè)試數(shù)據(jù)寫(xiě)入所述存儲(chǔ)單元；需調(diào)試時(shí)從所述存儲(chǔ)單元中讀出測(cè)試數(shù)據(jù)。

5.如權(quán)利要求3所述的接收機(jī)調(diào)試裝置，其特征是，

其中，所述存儲(chǔ)控制器，所述輸入數(shù)據(jù)格式轉(zhuǎn)換器以及所述輸出數(shù)據(jù)格式轉(zhuǎn)換器、所述切換單元、以及所述后續(xù)信號(hào)處理單元復(fù)用同一集成電路中，該集成電路采用FPGA現(xiàn)場(chǎng)可編程門(mén)陣列的芯片。

6.如權(quán)利要求5所述的接收機(jī)調(diào)試裝置，其特征是，

所述回放方式至少包括：

速率控制，包含勻速回放模式、突發(fā)回放模式；和/或

回放方式控制，包含循環(huán)回放模式、單次回放模式。

7.如權(quán)利要求2所述的接收機(jī)調(diào)試裝置，其特征是，

其中，所述存儲(chǔ)單元的存儲(chǔ)位寬為10bit，所述數(shù)據(jù)傳輸位寬為16bit。

8.如權(quán)利要求1所述的接收機(jī)調(diào)試裝置，其特征是，

其中，所述存儲(chǔ)單元采用SDRAM、DDR、DDR2、DDR3中的任意一種。

9.如權(quán)利要求1所述的接收機(jī)調(diào)試裝置，其特征是，

其中，所述射頻處理單元用于對(duì)接收到的無(wú)限射頻信號(hào)進(jìn)行的處理，

該處理包含下變頻、AD采樣、將數(shù)字基帶信號(hào)通過(guò)所述切換單元輸出給所述后續(xù)信號(hào)處理單元。

10.如權(quán)利要求1所述的接收機(jī)調(diào)試裝置，其特征是，

其中，開(kāi)始調(diào)試時(shí)，所述上位機(jī)發(fā)送調(diào)試模式切換指令，令切換單元將所述存儲(chǔ)單元和所述后續(xù)信號(hào)處理單元連接，使得所述后續(xù)信號(hào)處理模塊的輸入數(shù)據(jù)是所述存儲(chǔ)單元回放出來(lái)的數(shù)據(jù)；

上位機(jī)再發(fā)回放指令，從存儲(chǔ)單元中讀出的數(shù)據(jù)經(jīng)過(guò)必要位寬轉(zhuǎn)換后，發(fā)送給后續(xù)信號(hào)處理單元；

在上位機(jī)發(fā)出回放停止指令之前，存儲(chǔ)單元將以預(yù)定的回放方式回放所有測(cè)試數(shù)據(jù)。