[發明專利]計數裝置及計步裝置

有效

• 申請號: 201610849235.7
• 申請日: 2016-09-26
• 公開（公告）號: CN107764279B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 蔡錫榮;王政治;蔡志煒
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G01C22/00
• 分類號: G01C22/00
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 喬媛

1.一種計數裝置，其特征在于，所述計數裝置包含：

一壓電感測器，是受到壓力后產生一電壓信號；

一整流器，連接所述壓電感測器并接收所述電壓信號，所述整流器將所述電壓信號整流為一觸發信號；

一非易失性計數器，連接所述整流器并接收所述觸發信號，所述非易失性計數器包含多個非易失性D型觸發器，所述多個非易失性D型觸發器是根據所述觸發信號進行計數，并儲存一計數數據，其中該多個非易失性D型觸發器中的每一個包含一非易失性記憶器件，用以儲存該計數數據，所述多個非易失性D型觸發器包含：

一第一非易失性D型觸發器，是具有一第一時脈端、一第一輸入端、一第一輸出端、一第一反相輸出端及一第一非易失性記憶器件，所述第一時脈端連接所述整流器，所述第一反相輸出端連接所述第一輸入端；以及

一第二非易失性D型觸發器，是具有一第二時脈端、一第二輸入端、一第二輸出端、一第二反相輸出端及一第二非易失性記憶器件，所述第二時脈端連接所述第一反相輸出端，所述第二反相輸出端連接所述第二輸入端；

其中，所述第一時脈端接收所述觸發信號，所述第一反相輸出端輸出的一第一邏輯信號傳至所述第一輸入端及所述第二時脈端，并因此改變所述第一輸出端的一第一邏輯狀態，且所述第一非易失性記憶器件儲存所述第一邏輯狀態；

所述第二非易失性D型觸發器依據所述第二時脈端接收的所述第一反相輸出端輸出的所述第一邏輯信號而決定是否運作，當所述第一邏輯信號是為低電位至高電位的信號時，所述第二反相輸出端輸出一第二邏輯信號，所述第二反相輸出端輸出的所述第二邏輯信號傳至所述第二輸入端，并改變所述第二輸出端的一第二邏輯狀態，且所述第二非易失性記憶器件儲存所述第二邏輯狀態；

一處理模組，連接所述非易失性計數器，是讀取所述計數數據，所述處理模組依據所述計數數據計算產生一計數值；以及

一無線通訊模組，連接所述處理模組，所述處理模組通過所述無線通訊模組將所述計數值傳送至一外部裝置；

其中，所述壓電感測器所產生的所述電壓信號是提供所述計數裝置運作所需的電能。

2.根據權利要求1所述的計數裝置，其特征在于，所述計數數據是由所述第一邏輯狀態及所述第二邏輯狀態所組成，所述第一邏輯狀態及所述第二邏輯狀態分別表示所述計數數據的不同位。

3.根據權利要求1所述的計數裝置，其特征在于，所述非易失性計數器進一步包含一讀寫控制單元，所述整流器包含一BOR電路，所述第一非易失性D型觸發器進一步包含一第一讀端及一第一寫端，所述第二非易失性D型觸發器進一步包含一第二讀端及一第二寫端，所述讀寫控制單元依據來自所述BOR電路的一BOR信號而產生一讀信號及一寫信號，所述讀信號傳至所述第一讀端及所述第二讀端，令所述第一輸出端變為所述第一非易失性記憶器件所儲存的所述第一邏輯狀態，及令所述第二輸出端變為所述第二非易失性記憶器件所儲存的所述第二邏輯狀態，而于所述寫信號傳至所述第一寫端及所述第二寫端時，令所述第一非易失性記憶器件儲存所述第一輸出端當時的所述第一邏輯狀態，及令所述第二非易失性記憶器件儲存所述第二輸出端當時的所述第二邏輯狀態。