[發明專利]三維芯片堆疊的方法和結構

有效

• 申請號: 201610849228.7
• 申請日: 2016-09-26
• 公開（公告）號: CN106952833B
• 公開（公告）日: 2020-03-20
• 發明（設計）人: 余振華;林詠淇;邱文智
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/52;H01L23/538;H01L21/56;H01L23/31
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種方法包括在第一載體上方放置多個第一器件管芯，其中，多個第一器件管芯和第一載體組合形成第一復合晶圓。第一復合晶圓接合至第二晶圓，并且通過混合接合，多個第一器件管芯接合至第二晶圓中的多個第二器件管芯。該方法還包括：從多個第一器件管芯分離第一載體，將多個第一器件管芯密封在密封材料中，以及在多個第一器件管芯和密封材料上方形成互連結構。本發明實施例涉及一種封裝件及其制造方法。

技術領域

本發明實施例涉及一種封裝件及其制造方法。

背景技術

由于集成電路的發明，由于各種電子部件(即晶體管、二極管、電阻器、電容器等)的集成度不斷提高，半導體工業經歷了連續快速增長。在大多數情況下，集成度的這種改進來自最小部件尺寸的反復減小，這允許更多的部件集成到給定區域內。

這些集成改進本質上基本是二維(2D)的，這是因為由集成部件占據的體積基本上位于半導體晶圓的表面上。盡管光刻中的顯著提高已經導致2D集成電路形成中的明顯提高，但是對在二維中可以實現的密度具有物理限制。這些限制的一個是制造這些部件所需要的最小尺寸。此外，當多個器件放至一個芯片中時，需要更多的復雜的設計。

隨著器件的數量的增加，額外的限制來自器件之間的互連件的數量和長度的顯著增加。當互連件的數量和長度增加，電路RC和功耗增加。

因此，三維(3D)集成電路(IC)探索以解決上述限制。在3DIC的典型形成工藝中，形成兩個晶圓或管芯，兩個晶圓或管芯的每個均包括一些集成電路，并且然后接合在一起。接合通常包括使用焊料以接合在銅凸塊上形成的鎳層。

發明內容

根據本發明的一個實施例，提供了一種制造封裝件的方法，包括：在第一載體上方放置多個第一器件管芯，其中，所述多個第一器件管芯和所述第一載體組合形成第一復合晶圓；將所述第一復合晶圓接合至第二晶圓，其中，通過混合接合將所述多個第一器件管芯接合至所述第二晶圓中的多個第二器件管芯；將所述第一載體從所述多個第一器件管芯分離；將所述多個第一器件管芯密封在密封材料中；以及在所述多個第一器件管芯和所述密封材料上方形成互連結構。

根據本發明的另一實施例，還提供了一種制造封裝件的方法，包括：在載體上方放置多個第一器件管芯；在晶圓的多個第二器件管芯上形成多個貫通孔；使所述載體上的所述多個第一器件管芯與所述多個第二器件管芯對準；通過混合接合將所述多個第一器件管芯接合至所述多個第二器件管芯，其中，所述多個貫通孔延伸至位于所述多個第一器件管芯之間的間隔內；將所述載體從所述多個第一器件管芯分離；將所述多個第一器件管芯密封在密封材料中；實施平坦化以使所述多個第一器件管芯的頂面、所述密封材料的頂面和所述多個貫通孔的頂面齊平；以及在所述多個第一器件管芯和所述密封材料上方形成互連結構。

根據本發明的又一實施例，還提供了一種封裝件，包括：第一器件管芯；第二器件管芯，位于所述第一器件管芯上方且通過混合接合而接合至所述第一器件管芯；密封材料，將所述第一器件管芯和所述第二器件管芯均密封在所述密封材料中；以及互連結構，位于所述第二器件管芯上方，其中，所述互連結構延伸超過所述第一器件管芯和所述第二器件管芯的邊緣。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1至圖9示出了根據一些實施例的在封裝件的形成中的中間階段的截面圖。

圖10至圖17示出了根據一些實施例的在封裝件的形成中的中間階段的截面圖。

圖18至圖26示出了根據一些實施例的在封裝件的形成中的中間階段的截面圖。

圖27至圖35示出了根據一些實施例的在封裝件的形成中的中間階段的截面圖。