[發(fā)明專利]一種處理器以及處理器內(nèi)置存儲(chǔ)器的控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610846171.5
• 申請(qǐng)日: 2016-09-23
• 公開（公告）號(hào): CN106897234B
• 公開（公告）日: 2019-07-30
• 發(fā)明（設(shè)計(jì)）人: 王生洪
• 申請(qǐng)（專利權(quán)）人: 常州新智源電子科技有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F1/03
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 姜慧勤

1.一種處理器內(nèi)置存儲(chǔ)器的控制方法，所述處理器設(shè)有內(nèi)置存儲(chǔ)器，且處理器還包括至少一個(gè)相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路；所述內(nèi)置存儲(chǔ)器包括一個(gè)存儲(chǔ)器群，存儲(chǔ)器群包括至少一個(gè)存儲(chǔ)器模塊，各個(gè)存儲(chǔ)器模塊之間并行連接，存儲(chǔ)器模塊由相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路驅(qū)動(dòng)，且相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路的頻率低于處理器時(shí)鐘頻率；所述處理器還包括運(yùn)算/控制單元，所述運(yùn)算/控制單元與內(nèi)置存儲(chǔ)器之間連接有地址解碼、存儲(chǔ)器模塊選擇以及讀寫控制的邏輯電路，用于對(duì)存儲(chǔ)器讀寫的數(shù)據(jù)流向進(jìn)行控制；

其特征在于，該控制方法是當(dāng)運(yùn)算/控制單元向存儲(chǔ)器模塊發(fā)出讀或?qū)懙男盘?hào)時(shí)，同時(shí)，控制相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路的相位進(jìn)行移動(dòng)，給存儲(chǔ)器模塊產(chǎn)生一個(gè)時(shí)鐘脈沖，相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路的相位移動(dòng)的同時(shí)，驅(qū)動(dòng)存儲(chǔ)器模塊接受運(yùn)算/控制單元所發(fā)出的信號(hào)進(jìn)行相應(yīng)的操作，使存儲(chǔ)器模塊與運(yùn)算/控制單元之間進(jìn)行零等待周期的數(shù)據(jù)交換。

2.根據(jù)權(quán)利要求1所述處理器內(nèi)置存儲(chǔ)器的控制方法，其特征在于，所述相位可移動(dòng)的時(shí)鐘驅(qū)動(dòng)電路采用PLL或者時(shí)鐘選擇電路實(shí)現(xiàn)。

3.根據(jù)權(quán)利要求1所述處理器內(nèi)置存儲(chǔ)器的控制方法，其特征在于，所述內(nèi)置存儲(chǔ)器用于處理器或?qū)Ｓ眯酒珹SIC或片上系統(tǒng)SoC或者需要采用內(nèi)置存儲(chǔ)器的芯片。

4.根據(jù)權(quán)利要求1所述處理器內(nèi)置存儲(chǔ)器的控制方法，其特征在于，所述處理器對(duì)當(dāng)前讀寫的存儲(chǔ)器模塊輸送相應(yīng)的時(shí)鐘，并對(duì)當(dāng)前未選中的存儲(chǔ)器模塊進(jìn)行時(shí)鐘停止操作控制。