[發(fā)明專利]電熔絲結(jié)構

有效

• 申請?zhí)枺?/td>: 201610835557.6
• 申請日: 2016-09-21
• 公開（公告）號: CN107863334B
• 公開（公告）日: 2019-09-17
• 發(fā)明（設計）人: 永井享浩
• 申請（專利權）人: 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種電熔絲結(jié)構，包含：

基底；

堆疊型電容，設于該基底上，該堆疊型電容包含：

兩個或兩個以上的下電極，設于該基底上；

電容介電層，設于該多個下電極上；以及

單一上電極，設于該電容介電層上。

2.如權利要求1所述的電熔絲結(jié)構，其中各該下電極包含：

下電極板；以及

多個存儲節(jié)點(storage nodes)，設于該下電極板上。

3.如權利要求2所述的電熔絲結(jié)構，其中該下電極板及該多個存儲節(jié)點包含不同材料。

4.如權利要求2所述的電熔絲結(jié)構，其中該多個存儲節(jié)點由該下電極板垂直向上延伸。

5.如權利要求2所述的電熔絲結(jié)構，另包含支撐層，沿著水平方向連接該多個存儲節(jié)點。

6.如權利要求5所述的電熔絲結(jié)構，其中該支撐層包含介電材料。

7.如權利要求5所述的電熔絲結(jié)構，其中該支撐層包含導電材料。

8.如權利要求5所述的電熔絲結(jié)構，其中該電容介電層環(huán)繞該多個存儲節(jié)點及該支撐層。

9.如權利要求8所述的電熔絲結(jié)構，其中該電容介電層包含高介電常數(shù)介電層。

10.如權利要求1所述的電熔絲結(jié)構，其中該單一上電極包含：

導電層，設于該電容介電層上；

多晶硅層，設于該導電層上；以及

上電極板，設于該多晶硅層上。

11.一種半導體元件，包含：

基底，該基底上具有存儲器區(qū)以及電熔絲區(qū)；

第一堆疊型電容，設于該存儲器區(qū)，該第一堆疊型電容包含：

第一下電極；

第一電容介電層，設于該第一下電極上；以及

一第一上電極，設于該第一電容介電層上；

第二堆疊型電容，設于該電熔絲區(qū)，該第二堆疊型電容包含：

兩個或兩個以上的第二下電極；

第二電容介電層，設于該多個第二下電極上；以及

單一第二上電極，設于該第二電容介電層上。

12.如權利要求11所述的半導體元件，其中各該第一下電極包含：

第一下電極板；以及

多個第一存儲節(jié)點，設于該第一下電極板上。

13.如權利要求12所述的半導體元件，另包含一第一支撐層沿著水平方向連接該多個第一存儲節(jié)點。

14.如權利要求13所述的半導體元件，其中該第一電容介電層環(huán)繞該多個第一存儲節(jié)點及該第一支撐層。

15.如權利要求11所述的半導體元件，其中該第一上電極包含：

第一導電層，設于該第一電容介電層上；

第一多晶硅層，設于該第一導電層上；以及

第一上電極板，設于該第一多晶硅層上。

16.如權利要求11所述的半導體元件，其中各該第二下電極包含：

第二下電極板；以及

多個第二存儲節(jié)點，設于該第二下電極板上。

17.如權利要求16所述的半導體元件，另包含第二支撐層，沿著水平方向連接該多個第二存儲節(jié)點。

18.如權利要求17所述的半導體元件，其中該第二支撐層包含介電材料。

19.如權利要求17所述的半導體元件，其中該第二電容介電層環(huán)繞該多個第二存儲節(jié)點及該第二支撐層。

20.如權利要求11所述的半導體元件，其中該單一第二上電極包含：

第二導電層，設于該第二電容介電層上；

第二多晶硅層，設于該第二導電層上；以及

第二上電極板，設于該第二多晶硅層上。