[發(fā)明專利]用于浮點乘法運算的裝置和方法有效
| 申請?zhí)枺?/td> | 201610829762.1 | 申請日： | 2016-09-18 |
| 公開（公告）號： | CN106970776B | 公開（公告）日： | 2021-12-14 |
| 發(fā)明（設(shè)計）人： | 大衛(wèi)·雷蒙德·魯茨 | 申請（專利權(quán)）人： | ARM有限公司 |
| 主分類號： | G06F7/57 | 分類號： | G06F7/57 |
| 代理公司： | 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258 | 代理人： | 林強 |
| 地址： | 英國*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 浮點 乘法 運算 裝置 方法 | ||
1.用于浮點乘法運算的裝置，包括：
部分乘積生成電路，用于將第一浮點運算對象的有效數(shù)與第二浮點運算對象的有效數(shù)相乘來生成第一部分乘積和第二部分乘積；
指數(shù)計算電路，用于根據(jù)所述第一浮點運算對象和所述第二浮點運算對象的前導(dǎo)零計數(shù)和指數(shù)值來計算所述乘法運算的結(jié)果的無偏指數(shù)值，并且根據(jù)預(yù)定的標準格式的預(yù)定的最小指數(shù)值確定針對乘積有效數(shù)的移位量和移位方向，所述乘積有效數(shù)是由對所述第一部分乘積和所述第二部分乘積的加法運算生成；
舍入注入電路，用于針對到所述加法運算中的注入生成第一舍入值和第二舍入值，其中所述舍入注入電路包括舍入移位電路，所述舍入移位電路通過將位的預(yù)定的舍入圖案在與所述移位方向相反的方向移位以所述移位量來生成第一舍入值，并通過將所述第一舍入值左移一位來生成所述第二舍入值；
第一加法器電路，用于針對所述加法運算將所述第一部分乘積、所述第二部分乘積以及所述第一舍入值一起相加來生成第一乘積有效數(shù)；
第二加法器電路，用于針對所述加法運算將所述第一部分乘積、所述第二部分乘積以及所述第二舍入值一起相加來生成第二乘積有效數(shù)；
有效數(shù)移位電路，用于將所述第一乘積有效數(shù)和所述第二乘積有效數(shù)中的至少一個在所述移位方向移位以所述移位量；以及
選擇電路，用于選擇所述第一乘積有效數(shù)和所述第二乘積有效數(shù)之一來以所述預(yù)定的標準格式生成格式化的有效數(shù)。
2.如權(quán)利要求1所述的裝置，其中所述第一加法器電路具有生成的所述第一乘積有效數(shù)比由所述第二加法器電路生成的所述第二乘積有效數(shù)少一位的配置。
3.如權(quán)利要求1所述的裝置，其中所述預(yù)定的舍入圖案具有與所述格式化的有效數(shù)匹配的長度，并且當所述裝置的舍入模式是就近舍入偶數(shù)優(yōu)先(RNE)時，所述預(yù)定的舍入圖案包括由多個復(fù)位位跟隨的置位位，當所述舍入模式是向上舍入(RU)時，所述預(yù)定的舍入圖案包括所有置位位，并且
當所述相反方向是向左并且所述舍入模式是向上舍入時，由所述移位量給定的多個較低有效位位置被置位，并且
當所述相反方向是向右時，由所述移位量給定的多個最高有效位位置被復(fù)位。
4.如權(quán)利要求1所述的裝置，包括掩碼生成電路，用于生成識別所述第二乘積有效數(shù)的溢出位位置的溢出掩碼，其中所述掩碼生成電路被布置為通過將位的預(yù)定的掩碼圖案右移以所述移位量來生成所述溢出掩碼；以及
比較電路，用于對所述第二乘積有效數(shù)應(yīng)用所述溢出掩碼來提取所述溢出位位置處的溢出值，其中所述比較電路被布置為在所述有效數(shù)移位電路對所述第一乘積有效數(shù)和所述第二乘積有效數(shù)中的至少一個進行移位之前提取所述溢出值。
5.如權(quán)利要求4所述的裝置，其中當所述第二乘積有效數(shù)未被移位時，所述預(yù)定的掩碼圖案包括在所述第二乘積有效數(shù)的未被移位的溢出位位置處的置位位。
6.如權(quán)利要求1所述的裝置，其中所述指數(shù)計算電路包括右移溢出確定電路，用于在所述移位方向是向右以及以下兩者中的任一者時識別右移溢出情況：
所述第二乘積有效數(shù)的最高有效位被置位并且所述移位量是二；或者
所述第二乘積有效數(shù)的次最高有效位被置位并且所述移位量是一；并且
所述指數(shù)計算電路響應(yīng)于所述右移溢出情況來將所述乘法運算結(jié)果的偏置指數(shù)值置為一。
7.如權(quán)利要求4所述的裝置，其中所述有效數(shù)移位電路包括：
左移移位電路，用于將所述第一乘積有效數(shù)和所述第二乘積有效數(shù)左移以所述移位量來給出第一左移乘積有效數(shù)和第二左移乘積有效數(shù)；
右移移位電路，用于將所述第二乘積有效數(shù)右移以所述移位量來給出右移乘積有效數(shù)，其中所述左移移位電路和所述右移移位電路被布置為彼此并行地執(zhí)行它們各自的移位；并且
所述選擇電路響應(yīng)與所述移位方向和所述溢出值來選擇所述第一左移乘積有效數(shù)、所述第二左移乘積有效數(shù)以及所述右移乘積有效數(shù)之一作為所述格式化的有效數(shù)，并且在所述格式化的有效數(shù)中選擇預(yù)定數(shù)目的最高有效位來輸出。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于ARM有限公司，未經(jīng)ARM有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610829762.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
