[發明專利]高電源抑制比運算放大電路

在審

• 申請號: 201610825131.2
• 申請日: 2016-09-14
• 公開（公告）號: CN107819446A
• 公開（公告）日: 2018-03-20
• 發明（設計）人: 唐浩月
• 申請（專利權）人: 成都銳成芯微科技股份有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高電源抑制比運算放大電路，其特征在于：所述高電源抑制比運算放大電路包括電流偏置子電路、與所述電流偏置子電路相連的第一級放大子電路、與所述第一級放大子電路相連的第二級放大子電路、連接于所述第一級放大子電路與所述第二級放大子電路之間用于提高所述高電源抑制比運算放大電路的電源抑制比的高電源抑制比子電路及連接于所述第一級放大子電路與所述第二級放大子電路之間用于控制環路穩定性的補償電容，所述電流偏置子電路為所述高電源抑制比運算放大電路提供偏置電流，所述第一級放大子電路接收輸入的差分信號并進行放大后傳送至所述第二級放大子電路，所述第二級放大子電路對接收到的信號進行放大后輸出。

2.根據權利要求1所述的高電源抑制比運算放大電路，其特征在于：所述第一級放大子電路包括第一場效應管、與所述第一場效應管相連的第二場效應管、第三場效應管、與所述第三場效應管相連的第四場效應管，所述第一場效應管與所述第二場效應管為用于接收輸入的差分信號的差分輸入對管，所述第二級放大子電路包括第五場效應管，所述電流偏置子電路包括第六場效應管、與所述第六場效應管相連的第七場效應管、與所述第七場效應管相連的第八場效應管、與所述第八場效應管相連的第九場效應管、與所述第九場效應管相連的第十場效應管、與所述第七場效應管相連的第十一場效應管、與所述第八場效應管相連的第十二場效應管、與所述第九場效應管相連的第十三場效應管、與所述第十場效應管相連的第十四場效應管、與所述第十一場效應管相連的第十五場效應管、與所述第十五場效應管相連的第十六場效應管、與所述第十六場效應管相連的第十七場效應管、與所述第十七場效應管相連的第十八場效應管、與所述第十八場效應管相連的第十九場效應管及第二十場效應管，所述高電源抑制比子電路包括所述第十場效應管、所述第十四場效應管、所述第十九場效應管、連接于所述第十四場效應管與所述第十九場效應管之間的第二十一場效應管及第一電容，所述補償電容包括第二電容。

3.根據權利要求2所述的高電源抑制比運算放大電路，其特征在于：所述第一場效應管的柵極與所述第二場效應管的柵極分別接收輸入的差分信號，所述第一場效應管的源級與所述第二場效應管的源級共同連接所述第六場效應管的漏極，所述第一場效應管的漏極與所述第四場效應管的源級及所述第十八場效應管的漏極相連。

4.根據權利要求3所述的高電源抑制比運算放大電路，其特征在于：所述第二場效應管的漏極與所述第三場效應管的源級及所述第十七場效應管的漏極相連；所述第三場效應管的柵極、所述第四場效應管的柵極、所述第十五場效應管的柵極及所述第二十一場效應管的柵極共同連接，所述第三場效應管的漏極與所述第七場效應管的柵極、所述第十一場效應管的漏極、所述第十二場效應管的漏極及所述第十五場效應管的漏極相連。

5.根據權利要求4所述的高電源抑制比運算放大電路，其特征在于：所述第四場效應管的漏極與所述第十三場效應管的漏極、所述第十四場效應管的漏極、所述第一電容的一端、所述第五場效應管的柵極及所述第二十一場效應管的漏極相連；所述第五場效應管的漏極與所述第二十場效應管的漏極及所述第二電容的一端相連，并作為所述本發明高電源抑制比運算放大電路的輸出端輸出信號；所述第六場效應管的柵極、所述第八場效應管的柵極、所述第九場效應管的柵極及所述第十場效應管的柵極共同連接。

6.根據權利要求5所述的高電源抑制比運算放大電路，其特征在于：所述第七場效應管的漏極與所述第十一場效應管的源級相連；所述第八場效應管的漏極與所述第十二場效應管的源級相連；所述第九場效應管的漏極與所述第十三場效應管的源級相連；所述第十場效應管的漏極與所述第十四場效應管的源級相連；所述第十一場效應管的柵極、所述第十二場效應管的柵極、所述第十三場效應管的柵極及所述第十四場效應管的柵極共同連接；所述第十五場效應管的源級與所述第十六場效應管的漏極相連。

7.根據權利要求6所述的高電源抑制比運算放大電路，其特征在于：所述第十六場效應管的柵極、所述第十七場效應管的柵極、所述第十八場效應管的柵極、所述第十九場效應管的柵極及所述第二十場效應管的柵極共同連接；所述第十九場效應管的漏極與所述第二十一場效應管的源級及所述第二電容的另一端相連。