[發明專利]半導體裝置

在審

• 申請號: 201610821909.2
• 申請日: 2016-09-13
• 公開（公告）號: CN107644909A
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 川尻智司
• 申請（專利權）人: 三墾電氣株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/739;H01L29/423;H01L21/336;H01L21/331
• 代理公司: 北京三友知識產權代理有限公司11127
• 代理人: 李輝,于英慧

技術領域

本發明涉及溝槽柵型的半導體裝置。

背景技術

作為進行大電流的開關動作的開關元件(功率半導體元件)，采用功率MOSFET和絕緣柵型雙極晶體管(IGBT)等。在這些開關元件中采用溝槽型的柵電極構造(溝槽柵型)，即在形成于半導體基體的槽(溝槽)內形成柵絕緣膜和柵電極。但是，在溝槽柵型的半導體裝置中，柵電極和漏區之間的電容(柵極-漏極間電容)、柵電極和集電區之間的電容(柵極-集電極間電容)等的反饋電容較大。因此，開關速度下降，在高頻動作中產生問題。

在研究用于減小反饋電容的各種方法。例如，已公開了如下的構造：在槽的側面配置柵電極，在槽的底面配置與發射電極連接的電極(例如，參照專利文獻1)。

【現有技術文獻】

【專利文獻】

【專利文獻1】日本特開2015－201615號公報

發明內容

發明要解決的問題

但是，在上述構造中，反饋電容的減小不充分。因此，本發明的目的在于，提供降低了在槽的底面產生的反饋電容的溝槽柵型的半導體裝置。

用于解決問題的手段

本發明的一個方式提供半導體裝置，該半導體裝置具有：第1導電型的第1半導體區域；第2導電型的第2半導體區域，其配置在第1半導體區域上；第1導電型的第3半導體區域，其配置在第2半導體區域上；內壁絕緣膜，其配置在槽的內壁，該槽從第3半導體區域的上表面延伸并貫通第3半導體區域和第2半導體區域；控制電極，其與第2半導體區域的側面對置地配置在槽的側面的內壁絕緣膜上；底面電極，其與控制電極絕緣分離地配置在槽的底面的內壁絕緣膜上；以及層間絕緣膜，其設于控制電極和底面電極之間，從控制電極的下表面的至少與所述底面電極對置的一側到槽的底面的距離，比從底面電極的下表面到槽的底面的距離長。

發明效果

根據本發明，能夠提供降低了在槽的底面產生的反饋電容的溝槽柵型的半導體裝置。

附圖說明

圖1是示出本發明的實施方式的半導體裝置的構造的剖面示意圖。

圖2是示出本發明的實施方式的半導體裝置的槽的內部構造的示意圖。

圖3是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之一)。

圖4是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之二)。

圖5是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之三)。

圖6是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之四)。

圖7是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之五)。

圖8是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之六)。

圖9是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之七)。

圖10是用于說明本發明的實施方式的半導體裝置的制造方法的工序剖面示意圖(之八)。

圖11是示出本發明的實施方式的半導體裝置的槽的內部的另一種構造的示意圖。

圖12是示出本發明的實施方式的半導體裝置的層間絕緣膜的另一種構造的示意圖。

圖13是示出本發明的實施方式的變形例的半導體裝置的構造的剖面示意圖。

圖14是示出本發明的其它實施方式的半導體裝置的構造的剖面示意圖。

圖15是示出本發明的其它實施方式的半導體裝置的構造的剖面示意圖。

圖16是示出本發明的其它實施方式的半導體裝置的構造的剖面示意圖。

圖17是示出本發明的實施方式的半導體裝置的槽的內部的另一種構造的示意圖。

圖18是示出本發明的實施方式的半導體裝置的槽的內部的另一種構造的示意圖。

標號說明

10漂移區；20基區；30發射區；40內壁絕緣膜；50柵電極；60集電區；65場終止區域；70層間絕緣膜；71第1層間絕緣膜；72第2層間絕緣膜；73熱氧化膜；80集電電極；90發射電極；100槽；150底面電極。

具體實施方式

下面，參照附圖說明本發明的實施方式。在下面的附圖中，對相同或者相似的部分標注相同或者相似的標號。但是，應該注意，附圖是示意性的圖，厚度和平面尺寸的關系、各部分的長度的比率等與實際產品不同。因此，具體尺寸應該是參照以下的說明進行判定的尺寸。并且，當然也包括附圖彼此間相互的尺寸的關系和比率不同的部分。