[發(fā)明專利]模數(shù)轉(zhuǎn)換器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610810525.0
• 申請(qǐng)日: 2016-09-08
• 公開（公告）號(hào): CN107809243B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 張輝;富浩宇;高遠(yuǎn);王海軍
• 申請(qǐng)（專利權(quán)）人: 上海貝嶺股份有限公司
• 主分類號(hào): H03M1/04
• 分類號(hào): H03M1/04
• 代理公司: 上海弼興律師事務(wù)所 31283
• 代理人: 薛琦;鄧忠紅

1.一種模數(shù)轉(zhuǎn)換器電路，包括電連接的子ADC電路和子DAC電路，所述子ADC電路包括若干比較器，所述子DAC電路包括若干DAC單元，所述比較器與所述DAC單元對(duì)應(yīng)，所述比較器的數(shù)量與所述DAC單元的數(shù)量相同，其特征在于，

所述模數(shù)轉(zhuǎn)換器電路還包括閾值電壓產(chǎn)生電路，所述閾值電壓產(chǎn)生電路用于產(chǎn)生所述若干比較器的閾值電壓；所述閾值電壓產(chǎn)生電路包括動(dòng)態(tài)元件匹配電路，所述動(dòng)態(tài)元件匹配電路用于以隨機(jī)順序一對(duì)一連接所述比較器的輸出與所述DAC單元的輸入；

所述動(dòng)態(tài)元件匹配電路包括第一偽隨機(jī)碼產(chǎn)生電路，所述第一偽隨機(jī)碼產(chǎn)生電路用于產(chǎn)生第一隨機(jī)數(shù)，所述第一隨機(jī)數(shù)用于生成所述隨機(jī)順序；

所述閾值電壓產(chǎn)生電路還包括閾值抖動(dòng)電壓注入電路，所述閾值抖動(dòng)電壓注入電路包括第二偽隨機(jī)碼產(chǎn)生電路和閾值抖動(dòng)電壓注入DAC，所述第二偽隨機(jī)碼產(chǎn)生電路用于產(chǎn)生第二偽隨機(jī)數(shù)，所述閾值抖動(dòng)電壓注入DAC用于將所述第二偽隨機(jī)數(shù)轉(zhuǎn)換成隨機(jī)電壓模擬量；

所述閾值電壓產(chǎn)生電路還包括比較器失調(diào)電壓校準(zhǔn)電路，所述比較器失調(diào)電壓校準(zhǔn)電路包括若干失調(diào)電壓DAC和數(shù)字存儲(chǔ)器，所述失調(diào)電壓DAC的數(shù)量同所述比較器的數(shù)量相同，所述數(shù)字存儲(chǔ)器用于存儲(chǔ)每個(gè)所述比較器的失調(diào)電壓對(duì)應(yīng)的數(shù)字值，所述失調(diào)電壓DAC用于將所述數(shù)字值轉(zhuǎn)換成失調(diào)電壓模擬量，所述隨機(jī)電壓模擬量、所述失調(diào)電壓模擬量與所述閾值電壓產(chǎn)生電路的輸入電壓疊加后輸出至所述比較器；

所述動(dòng)態(tài)元件匹配電路、所述閾值抖動(dòng)電壓注入電路和所述比較器失調(diào)電壓校準(zhǔn)電路共用一個(gè)可編程控制電路；

所述可編程控制電路包括若干組可編程單元，所述可編程單元的數(shù)量同所述比較器的數(shù)量相同；

所述可編程單元包括第一電流源陣列、第二電流源陣列、第一電阻和第二電阻；

所述第一電阻和所述第二電阻的阻值相同，所述第一電阻的一端和所述第二電阻的一端接至共模電壓，所述第一電阻的另一端與所述第一電流源陣列的輸出端電連接，所述第二電阻的另一端與所述第二電流源陣列的輸出端電連接；

所述第一電流源陣列和所述第二電流源陣列的輸出電流的大小與方向均數(shù)字可編程，所述第一電流源陣列和所述第二電流源陣列的電流方向相反。

2.如權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器電路，其特征在于，所述第一電流源陣列包括二進(jìn)制權(quán)重?cái)?shù)量的第一MOS電流源組，所述第二電流源陣列包括二進(jìn)制權(quán)重?cái)?shù)量的第二MOS電流源組，所述第一MOS電流源組和所述第二MOS電流源組的數(shù)量相同，其中，所述二進(jìn)制權(quán)重?cái)?shù)量為2的整數(shù)倍；

所述第一MOS電流源組包括第一PMOS電流源、第一NMOS電流源、第一開關(guān)和第二開關(guān)，所述第一PMOS電流源的源極接電源，所述第一PMOS電流源的漏極接所述第一開關(guān)的一端，所述第一NMOS電流源的源極接地，所述第一NMOS電流源的漏極接所述第二開關(guān)的一端，所述第一開關(guān)的另一端和所述第二開關(guān)的另一端電連接，每個(gè)第一電流源陣列中所有的第一開關(guān)的另一端輸出至所述第一電阻的另一端；

所述第二MOS電流源組包括第二PMOS電流源、第二NMOS電流源、第三開關(guān)和第四開關(guān)，所述第二PMOS電流源的源極接電源，所述第二PMOS電流源的漏極接所述第三開關(guān)的一端，所述第二NMOS電流源的源極接地，所述第二NMOS電流源的漏極接所述第四開關(guān)的一端，所述第三開關(guān)的另一端和所述第四開關(guān)的另一端電連接，每個(gè)第二電流源陣列中所有的第三開關(guān)的另一端輸出至所述第二電阻的另一端；

所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)和所述第四開關(guān)均包括可編程的極性控制位和開關(guān)控制位，所述第一開關(guān)的極性控制位和所述第四開關(guān)的極性控制位相同，所述第二開關(guān)的極性控制位和所述第三開關(guān)的極性控制位相同，所述第一開關(guān)的極性控制位與所述第二開關(guān)的極性控制位相反；

所述第一開關(guān)的極性控制位和所述第一開關(guān)的開關(guān)控制位均為1時(shí)，所述第一開關(guān)才閉合；

所述第四開關(guān)的極性控制位和所述第四開關(guān)的開關(guān)控制位均為1時(shí)，所述第四開關(guān)才閉合；

所述第二開關(guān)的極性控制位為0且所述第二開關(guān)的開關(guān)控制位為1時(shí)，所述第二開關(guān)才閉合；

所述第三開關(guān)的極性控制位為0且所述第三開關(guān)的開關(guān)控制位為1時(shí)，所述第三開關(guān)才閉合。