[發明專利]一種絕緣體上鍺硅襯底及其制造方法和半導體器件

有效

• 申請號: 201610804720.2
• 申請日: 2016-09-06
• 公開（公告）號: CN107799459B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 黃河;李海艇;朱繼光;丁敬秀
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯集成電路（寧波）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06;H01L29/161
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種絕緣體上鍺硅襯底及其制造方法和半導體器件，涉及半導體技術領域。該方法包括：提供第一襯底，在所述第一襯底的正面依次形成緩沖層、犧牲層和鍺硅層；提供第二襯底，在所述第二襯底上形成第一絕緣層；將所述第一襯底上的形成有所述鍺硅層的面和所述第二襯底上形成有所述第一絕緣層的面相接合；形成從所述第一襯底的背面開始，依次貫穿所述第一襯底和所述緩沖層的若干開口，所述開口暴露所述犧牲層；通過所述開口，濕法刻蝕去除所述犧牲層，并同時使剩余的所述第一襯底和所述緩沖層從所述犧牲層上剝離。根據本發明的制造方法制備獲得絕緣體上鍺硅襯底，該絕緣體上鍺硅襯底的鍺硅層厚度均勻，質量更好。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種絕緣體上鍺硅襯底及其制造方法和半導體器件。

背景技術

在半導體技術領域中，隨著射頻電路(RF)工作頻率和集成度的提高，襯底材料對電路性能的影響越來越大。絕緣體上硅(SOI)襯底因其良好的電學性能和與CMOS工藝兼容的特點，在射頻電路等領域得到了廣泛的應用。

目前為了提高電子遷移率，絕緣體上鍺硅開始被用作襯底，SiGe層的電子遷移率高于純硅材料，約是純硅材料的2倍，利用這種高電子遷移率不僅能夠降低噪聲、偏置電流和饋電功率，還可提高工作頻率，與純硅材料相比，SiGe還能夠在非常寬的溫度范圍內實現穩定的工作特性，因此由于SiGe具有上述顯著的優點，其被廣泛應用于雙極型和先進的CMOS器件中。

而目前如何制備高質量的絕緣體上鍺硅襯底，仍然是業界內急需解決的技術問題之一。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明實施例一中提供一種絕緣體上鍺硅襯底的制造方法，包括：

提供第一襯底，在所述第一襯底的正面依次形成緩沖層、犧牲層和鍺硅層；

提供第二襯底，在所述第二襯底上形成第一絕緣層；

將所述第一襯底上的形成有所述鍺硅層的面和所述第二襯底上形成有所述第一絕緣層的面相接合；

形成從所述第一襯底的背面開始，依次貫穿所述第一襯底和所述緩沖層的若干開口，所述開口暴露所述犧牲層；

通過所述開口，濕法刻蝕去除所述犧牲層，并同時使剩余的所述第一襯底和所述緩沖層從所述犧牲層上剝離。

進一步，在將所述第一襯底和所述第二襯底相接合之前，還包括在所述第一襯底上的所述鍺硅層表面上形成第二絕緣層的步驟。

進一步，在所述鍺硅層上形成所述第二絕緣層的方法包括以下步驟：

在所述鍺硅層上生長硅外延層；

對所述硅外延層進行氧化，以形成所述第二絕緣層。

進一步，所述緩沖層的材料包括鍺硅；所述犧牲層的材料包括鍺。

進一步，在同一沉積腔室中，依次順序外延生長所述緩沖層、鍺硅層、所述犧牲層和所述硅外延層。

進一步，在所述第二襯底上形成所述第一絕緣層的方法包括以下步驟：

在所述第二襯底的表面上沉積形成多晶硅層；

至少氧化部分所述多晶硅層，以形成所述第一絕緣層。

進一步，所述第一絕緣層的厚度范圍為0.1μm～5μm。

進一步，在形成所述開口之前，所述第一襯底和所述第二襯底相接合之后，還包括從所述第一襯底的背面開始對所述第一襯底進行減薄處理的步驟。