[發(fā)明專利]半導體器件及其制作方法、電子裝置

在審

• 申請?zhí)枺?/td>: 201610802666.8
• 申請日: 2016-09-05
• 公開（公告）號: CN107895723A
• 公開（公告）日: 2018-04-10
• 發(fā)明（設計）人: 常榮耀;王彥;張翼英;宋洋
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,張建

1.一種半導體器件的制作方法，其特征在于，包括下述步驟：

提供半導體襯底，所述半導體襯底上形成有圖形化的柵極疊層和位于所述柵極疊層之上的硬掩膜層，在所述柵極疊層的側(cè)壁上形成間隙壁，在所述柵極疊層兩側(cè)的半導體襯底中形成源極和漏極；

在所述柵極疊層之間的間隙填充犧牲介電層；

在所述犧牲介電層中形成源極接觸孔和漏極接觸孔；

以導電材料填充所述源極接觸孔和漏極接觸孔，以形成源極接觸和漏極接觸；

其中，所述犧牲介電層相對所述間隙壁具有高選擇性。

2.根據(jù)權(quán)利要求1所述的半導體器件的制作方法，其特征在于，在所述犧牲介電層中形成源極接觸孔和漏極接觸孔的步驟包括：

在所述犧牲介電層上形成抗反射層和圖形化的光刻膠層，所述圖形化的光刻膠層具有與所述源極接觸孔和漏極接觸孔對應的圖案；

以所述圖形化的光刻膠層為掩膜刻蝕所述抗反射層和所述犧牲介電層，以在所述犧牲介電層中形成源極接觸孔和漏極接觸孔；

去除所述圖形化的光刻膠層和所述抗反射層。

3.根據(jù)權(quán)利要求1或2所述的半導體器件的制作方法，其特征在于，所述間隙壁為氮化物，所述犧牲介電層為旋涂碳。

4.根據(jù)權(quán)利要求3所述的半導體器件的制作方法，其特征在于，使用N2、H2、CO2或Ar等離子體刻蝕所述犧牲介電層，以形成所述源極接觸孔和漏極接觸孔。

5.根據(jù)權(quán)利要求4所述的半導體器件的制作方法，其特征在于，所述源極接觸孔和漏極接觸孔具有垂直側(cè)壁輪廓。

6.根據(jù)權(quán)利要求1或2所述的半導體器件的制作方法，其特征在于，還包括下述步驟：

去除所述犧牲介電層；

以介電材料填充所述柵極疊層之間的間隙，以形成層間介電層。

7.根據(jù)權(quán)利要求6所述的半導體器件的制作方法，其特征在于，采用流動性化學氣相沉積工藝填充所述介電材料，以形成所述層間介電層。

8.根據(jù)權(quán)利要求6所述的半導體器件的制作方法，其特征在于，在填充所述柵極疊層之間的間隙時通過控制所述介電材料的填充能力使所形成的層間介電層中具有空氣隙。

9.根據(jù)權(quán)利要求6所述的半導體器件的制作方法，其特征在于，所述層間介電層通過自對準沉積形成。

10.一種采用如權(quán)利要求1-9中任意一項所述的制作方法制作的半導體器件，其特征在于，包括：半導體襯底，在所述半導體上形成有圖形化的柵極疊層和位于所述柵極疊層之上的硬掩膜層，在所述柵極疊層的側(cè)壁上形成有間隙壁，在所述柵極疊層兩側(cè)的半導體襯底中形成有源極和漏極，在所述柵極疊層之間的間隙形成有層間介電層，在所述層間介電層中形成有與所述源極電性連接的源極接觸和與所述漏極電性連接的漏極接觸。

11.根據(jù)權(quán)利要求10所述的半導體器件，其特征在于，所述源極接觸呈溝槽狀，所述漏極接觸呈通孔狀。

12.一種電子裝置，其特征在于，包括如權(quán)利要求10或11所述的半導體器件以及與所述半導體器件相連接的電子組件。