[發(fā)明專利]半導體器件及其制備方法

在審

• 申請?zhí)枺?/td>: 201610799527.4
• 申請日: 2016-08-31
• 公開（公告）號: CN107785256A
• 公開（公告）日: 2018-03-09
• 發(fā)明（設計）人: 王曉日;冒義祥
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L21/28;H01L29/872;H01L29/423
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 汪洋,馮永貞

技術領域

本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及半導體器件及其制備方法。

背景技術

溝槽型金屬氧化物半導體勢壘肖特基二極管(Trench Mos Barrier Schottky，TMBS)，這種半導體器件常用于制作整流器以用于高頻逆變器、開關電源、高頻DC-DC轉換器等。其中TMBS的柵極結構的制作一般是先通過硬掩膜層在半導體襯底上形成溝槽，然后將硬掩膜層去除，接著在溝槽內形成柵極氧化層和柵極多晶硅，然后柵極多晶硅回刻，接著在半導體襯底上形成介質層，最后進行介質層刻蝕，此時半導體襯底上多余的柵極氧化層也會一并被刻蝕。

但此方法形成的柵極結構中，柵極多晶硅大致為柱狀體而位于溝槽內，而溝槽內柵極多晶硅兩側柵極氧化層的最上端也會被刻蝕掉一部分，如此導致溝槽最上端邊緣處的柵極氧化層的厚度很薄(以100V工藝為例，一般需要柵極氧化層厚度大于4000A，但實際上此處柵極氧化層的厚度遠不及于此，請參見圖7所示)，如此此處會產生漏電流，從而導致器件整體的漏電流偏大，進而影響器件的性能和良率。

因此，需要對目前所述制備方法進行改進，以便消除上述存在的多種問題。

發(fā)明內容

在發(fā)明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發(fā)明提供了一種半導體器件的制備方法，所述方法包括：

提供半導體襯底，通過形成有開口的硬掩膜層在所述半導體襯底上形成溝槽，所述溝槽的寬度與所述開口的寬度一致，所述開口與所述溝槽上下呈1字形；

橫向刻蝕所述硬掩膜層，以擴大所述開口的橫向尺寸，所述開口與所述溝槽上下呈T字形；

在所述溝槽和所述開口內形成柵極氧化層和柵極多晶硅；

對所述柵極多晶硅進行回刻，使所述柵極多晶硅呈T字形；

在所述半導體襯底上形成介質層；

刻蝕所述介質層，使所述半導體襯底上多余的柵極氧化層和硬掩膜層一并去除。

可選地，所述硬掩膜層的材料為二氧化硅。

可選地，所述橫向刻蝕所述硬掩膜層的步驟使用濕法刻蝕。

可選地，橫向刻蝕所述硬掩膜層后，所述硬掩膜層的厚度與所述開口的橫向尺寸之比大于0.58。

可選地，所述柵極氧化層的材料為二氧化硅。

本發(fā)明還提供了一種半導體器件，所述半導體器件包括：

半導體襯底；

溝槽，位于所述半導體襯底中；

柵極氧化層，位于所述溝槽的表面；

柵極多晶硅，所述柵極多晶硅呈T字形，形成于所述溝槽中和所述半導體襯底上并覆蓋所述柵極氧化層。

可選地，所述柵極氧化層的材料為二氧化硅。

可選地，所述半導體器件為溝槽型金屬氧化物半導體勢壘肖特基二極管(Trench Mos Barrier Schottky，TMBS)。

本發(fā)明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，所述方法在半導體襯底上形成具有開口的硬掩膜層，蝕刻半導體襯底形成溝槽之后所述硬掩膜層并不去除，而是繼續(xù)橫向刻蝕所述硬掩膜層，以擴大所述開口的橫向尺寸，所述開口與所述溝槽上下呈T字形，在填充柵極氧化層和柵極多晶硅之后形成T字形的柵極多晶硅，以完全覆蓋所述柵極氧化層，將所述柵極氧化層密封，從而起到對所述柵極氧化層的保護，防止其被蝕刻，可以保證所述柵極氧化層具有原始的厚度，提高了所述半導體器件的性能和良率，而且還不會導致工藝成本的提高。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖

圖1示出了本發(fā)明所述半導體器件的制備工藝流程圖；

圖2示出了本發(fā)明一實施例中的一種半導體器件的制造方法的相關步驟形成的結構的剖視圖；

圖3示出了本發(fā)明一實施例中的一種半導體器件的制造方法的相關步驟形成的結構的剖視圖；

圖4示出了本發(fā)明一實施例中的一種半導體器件的制造方法的相關步驟形成的結構的剖視圖；

圖5示出了本發(fā)明一實施例中的一種半導體器件的制造方法的相關步驟形成的結構的剖視圖；

圖6示出了本發(fā)明一實施例中的一種半導體器件的SEM結構示意圖；