[發(fā)明專利]在運(yùn)行時(shí)間期間支持邏輯自測(cè)試模式引入的掃描鏈電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610798017.5
• 申請(qǐng)日: 2016-08-31
• 公開(kāi)（公告）號(hào): CN107202953B
• 公開(kāi)（公告）日: 2020-03-17
• 發(fā)明（設(shè)計(jì)）人: B·費(fèi)爾
• 申請(qǐng)（專利權(quán)）人: 意法半導(dǎo)體（格勒諾布爾2）公司
• 主分類號(hào): G01R31/3177
• 分類號(hào): G01R31/3177
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;呂世磊

1.一種電路，包括：

第一觸發(fā)器，具有被配置成接收第一掃描啟用信號(hào)的第一掃描啟用輸入、被耦合以接收從待測(cè)試的組合邏輯電路輸出的信號(hào)的第一數(shù)據(jù)輸入、被配置成接收第一掃描數(shù)據(jù)的第一掃描輸入、第一數(shù)據(jù)輸出和第一掃描輸出；

第二觸發(fā)器，具有被配置成接收第二掃描啟用信號(hào)的第二掃描啟用輸入、被耦合以接收從所述待測(cè)試的組合邏輯電路輸出的所述信號(hào)的第二數(shù)據(jù)輸入、被配置成接收第二掃描數(shù)據(jù)的第二掃描輸入、第二數(shù)據(jù)輸出和第二掃描輸出；

第一多路復(fù)用器電路，具有被配置成接收選擇信號(hào)的第一選擇輸入、耦合至所述第一數(shù)據(jù)輸出的第一輸入以及耦合至所述第二數(shù)據(jù)輸出的第二輸入，所述第一多路復(fù)用器具有耦合至所述待測(cè)試的組合邏輯電路的輸入的輸出；

其中所述第一觸發(fā)器響應(yīng)于所述第一掃描啟用信號(hào)的第一邏輯狀態(tài)而在移位模式下操作，并且響應(yīng)于所述第一掃描啟用信號(hào)的第二邏輯狀態(tài)而在捕捉模式下操作；

其中所述第二觸發(fā)器響應(yīng)于所述第二掃描啟用信號(hào)的第一邏輯狀態(tài)而在所述移位模式下操作，并且響應(yīng)于所述第二掃描啟用信號(hào)的第二邏輯狀態(tài)而在所述捕捉模式下操作；以及

其中所述第一多路復(fù)用器電路由所述選擇信號(hào)的第一邏輯狀態(tài)控制，以在所述第一觸發(fā)器由所述第一掃描啟用信號(hào)控制以在捕捉模式下操作并且所述第二觸發(fā)器由所述第二掃描啟用信號(hào)控制以在移位模式下操作時(shí)將所述第一輸入耦合至所述輸出。

2.根據(jù)權(quán)利要求1所述的電路，其中所述第一多路復(fù)用器電路還由所述選擇信號(hào)的第二邏輯狀態(tài)控制，以在所述第一觸發(fā)器和所述第二觸發(fā)器被控制以在所述捕捉模式下操作時(shí)將所述第二輸入耦合至所述輸出。

3.根據(jù)權(quán)利要求2所述的電路，還包括：

第三觸發(fā)器，具有被配置成接收所述第一掃描啟用信號(hào)的第三掃描啟用輸入、耦合至所述組合邏輯電路的輸出的第三數(shù)據(jù)輸入、耦合至所述第一觸發(fā)器的所述第一掃描輸出的第三掃描輸入、第三數(shù)據(jù)輸出和第三掃描輸出；

第四觸發(fā)器，具有被配置成接收所述第二掃描啟用信號(hào)的第四掃描啟用輸入、耦合至所述組合邏輯電路的輸出的第四數(shù)據(jù)輸入、耦合至所述第二觸發(fā)器的所述第二掃描輸出的第四掃描輸入、第四數(shù)據(jù)輸出和第四掃描輸出；

其中所述第三觸發(fā)器響應(yīng)于所述第一掃描啟用信號(hào)的所述第一邏輯狀態(tài)而在所述移位模式下操作，并且響應(yīng)于所述第一掃描啟用信號(hào)的所述第二邏輯狀態(tài)而在所述捕捉模式下操作；

其中所述第四觸發(fā)器響應(yīng)于所述第二掃描啟用信號(hào)的所述第一邏輯狀態(tài)而在所述移位模式下操作，并且響應(yīng)于所述第二掃描啟用信號(hào)的所述第二邏輯狀態(tài)而在所述捕捉模式下操作。

4.根據(jù)權(quán)利要求1所述的電路，

其中所述第一觸發(fā)器是第一掃描鏈的一部分；

其中所述第二觸發(fā)器是第二掃描鏈的一部分；

所述電路還包括第二多路復(fù)用器電路，所述第二多路復(fù)用器電路具有被配置成接收保存信號(hào)的第二選擇輸入、耦合至所述第一掃描鏈的輸出的第一輸入以及被耦合以接收第一測(cè)試數(shù)據(jù)的第二輸入，所述第二多路復(fù)用器具有耦合至所述第二觸發(fā)器的所述第二掃描輸入的輸出。

5.根據(jù)權(quán)利要求4所述的電路，其中所述第二多路復(fù)用器電路由所述保存信號(hào)的第一邏輯狀態(tài)控制，以將所述第一掃描鏈的輸出耦合至所述第二觸發(fā)器的所述第二掃描輸入，從而將來(lái)自所述第一掃描鏈的數(shù)據(jù)保存在所述第二觸發(fā)器中。

6.根據(jù)權(quán)利要求5所述的電路，其中所述第二多路復(fù)用器電路由所述保存信號(hào)的第二邏輯狀態(tài)控制以傳遞所述第一測(cè)試數(shù)據(jù)用于存儲(chǔ)在所述第二觸發(fā)器中。

7.根據(jù)權(quán)利要求5所述的電路，還包括：

第三多路復(fù)用器電路，具有被配置成接收恢復(fù)信號(hào)的第三選擇輸入、耦合至所述第二掃描鏈的輸出的第一輸入以及被耦合以接收第二測(cè)試數(shù)據(jù)的第二輸入，所述第三多路復(fù)用器具有耦合至所述第一觸發(fā)器的所述第一掃描輸入的輸出。

8.根據(jù)權(quán)利要求7所述的電路，其中所述第三多路復(fù)用器電路由所述恢復(fù)信號(hào)的第一邏輯狀態(tài)控制，以將所述第二掃描鏈的輸出耦合至所述第一觸發(fā)器的所述第一掃描輸入，從而從所述第二掃描鏈向所述第一觸發(fā)器恢復(fù)數(shù)據(jù)。