[發明專利]一種高速串行數字飛行測試接口仿真設備以及一種高速串行數字飛行測試數據的接收方法

有效

• 申請號: 201610792408.6
• 申請日: 2016-08-31
• 公開（公告）號: CN107066359B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 何曉珊;張興隆;劉曉妮
• 申請（專利權）人: 西安恒翔控制技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 中國航空專利中心 11008
• 代理人: 張毓靈

本發明公開了一種高速串行數字飛行測試接口仿真設備以及一種高速串行數字飛行測試數據的接收方法，可以模擬發送的四路數據，并形成發送、接收回路，通過比較發送、接收的數據，可以判斷設備是否處于正常工作狀態，解決了以往采用ISA接口的同類設備在仿真過程當中拆裝不便的問題，保證了設備的即插即用性，同時避免了因為工控機ISA接口資源少而爭用的缺點。

技術領域

本發明涉及總線綜合測試技術，更具體地說，是一種高速串行數字飛行測試接口仿真設備以及一種高速串行數字飛行測試數據的接收方法。

背景技術

隨著航空技術的突飛猛進的發展，不論是對于主飛行控制計算機，還是作動器控制電子，數字飛行測試接口都是非常必要且實用的功能。數字飛行測試接口是飛行控制計算機將與控制律相關的飛行參數等重要信息輸出到顯示系統或者記錄系統的通道。數字飛行測試接口功能既可以幫助開發者進行控制律設計，也可以記錄重要的飛行參數，便于故障分析和定位。

數字飛行測試接口通常采用代價小、可靠性高的實現方式。常用的接口電平有RS422和RS485等，通信速率一般在1Mbps到5Mpbs之間。為了避免飛行控制計算機與數字飛行測試接口記錄設備之間的故障蔓延，可以采用變壓器隔離的方式。如果采用變壓器隔離的方式，就要選用無直流分量的編碼方式。為了提高數據傳輸的可靠性，通常采用相應的差錯控制策略。

飛控系統在運行中的各類參數收集要求準確而即時，這就要求測試設備的總線仿真卡具有高速，準確，方便，體積小等特點。隨著電子技術發展，數字飛行測試接口數據仿真設備多采用ISA或PCI接口與上位機進行通信，該類產品在使用過程中，需要拆裝PC機，不滿足即插即用性，且資源較少，對于路數較多的產品顯得無能為力，ISA總線16Mbps的傳輸速度也不滿足高效快速的要求。鑒于該使用背景，我們研究出一種高速串行數字飛行測試接口仿真設備以及一種高速串行數字飛行測試數據的接收方法，整套解決方案設計合理先進，使用驗證充分，該設備采用USB接口進行數據采集，既滿足了設備的即插即用性，也實現了與上位機的高速通信。

發明內容

本發明的目的：提供一種高速串行數字飛行測試接口仿真設備以及一種高速串行數字飛行測試數據的接收方法。

本發明采用的技術方案：

本發明技術方案提供一種高速串行數字飛行測試接口仿真設備，包括FPGA模塊和USB微處理器，所述FPGA模塊包括多路接收數據存儲區域，所述USB微處理器包括多路與所述接收數據存儲區域一一對應的FIFO；設備上電后，FPGA模塊將自動采集并行輸出的四路數字飛行測試接口數據，并儲存在FPGA模塊的接收數據存儲區域當中，FPGA模塊判斷每一路接收數據存儲區域是否存滿，若未存滿則繼續等待存滿，若存滿則判斷接收數據存儲區域對應的FIFO是否為空，若對應的FIFO不為空則繼續等待，若對應的FIFO為空則發送至對應的FIFO；所述USB微處理器分別判斷各路FIFO是否存滿，若各路FIFO均未存滿則繼續等待存滿，若其中一路FIFO存滿則判斷信道是否空閑，若信道不空閑則等待信道空閑，若信道空閑則通過信道將數據發送至上位機。

所述USB微處理器中的FIFO大小設置為512字節，當接收數據存儲區域向FIFO端點中寫入的數據達到512字節，就會自動打包，準備發送。

所述設備具有自檢測功能，其實現步驟如下：

步驟1，將設備打到測試模式，上電后，FPGA邏輯自主產生4路測試數據，每路測試數據長256*16位，存入測試數據存儲區域中；

步驟2，FPGA邏輯讀取測試數據存儲區域中的4路測試數據，并通過組幀、組包，形成1Mbps速率的雙向差分曼徹斯特Ⅱ型編碼；

步驟3，接收數據存儲區域的自動打包步驟，將測試數據發送至上位機，觀察輸出結果，如果和FPGA自主產生的測試數據一致，則證明設備通路，如果不一致，則設備故障。