[發(fā)明專利]半導(dǎo)體器件及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610786074.1
• 申請(qǐng)日: 2016-08-31
• 公開（公告）號(hào): CN106601753B
• 公開（公告）日: 2020-06-05
• 發(fā)明（設(shè)計(jì)）人: 鄭國裕;趙治平;蔡冠智;陳世雄;蔡維恭
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L21/84;H01L21/683
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明的一些實(shí)施例涉及一種半導(dǎo)體器件。半導(dǎo)體器件包括襯底，襯底包括設(shè)置在絕緣層上方的硅層。襯底包括晶體管器件區(qū)域和射頻(RF)區(qū)域。互連結(jié)構(gòu)設(shè)置在襯底上方并且包括設(shè)置在介電結(jié)構(gòu)內(nèi)的多個(gè)金屬層。處理襯底設(shè)置在互連結(jié)構(gòu)的上表面上方。捕獲層使互連結(jié)構(gòu)與處理襯底分離。本發(fā)明的實(shí)施例還涉及形成半導(dǎo)體器件的方法。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件及其形成方法。

背景技術(shù)

集成電路形成在半導(dǎo)體襯底上并且封裝集成電路以形成所謂的芯片或微芯片。通常，集成電路形成在包括諸如硅的半導(dǎo)體材料的塊狀半導(dǎo)體襯底上。在最近幾年里，出現(xiàn)了作為候選者的絕緣體上半導(dǎo)體(SOI)襯底。SOI襯底具有通過絕緣材料層與下面的處理襯底分離的有源半導(dǎo)體(如，硅)的薄層。絕緣材料層使有源半導(dǎo)體的薄層與處理襯底電隔離，從而減少形成在有源半導(dǎo)體的薄層內(nèi)的器件的電流泄漏。有源半導(dǎo)體的薄層還提供了氣體優(yōu)勢(shì)，諸如更快的開關(guān)時(shí)間和更低的操作電壓，這使得SOI襯底廣泛用于射頻(RF)系統(tǒng)的高容量制造，諸如RF開關(guān)。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：襯底，包括設(shè)置在絕緣層上方的半導(dǎo)體層，其中，所述襯底包括晶體管器件區(qū)域和射頻(RF)區(qū)域；互連結(jié)構(gòu)，設(shè)置在所述襯底上方并且包括設(shè)置在介電結(jié)構(gòu)內(nèi)的多個(gè)金屬層；處理襯底，設(shè)置在所述互連結(jié)構(gòu)的上表面上方；以及捕獲層，使所述互連結(jié)構(gòu)與所述處理襯底分離。

本發(fā)明的實(shí)施例還提供了一種形成半導(dǎo)體器件的方法，包括：提供第一襯底，所述第一襯底包括第一處理襯底、設(shè)置在所述第一處理襯底上方的絕緣層以及設(shè)置在所述絕緣層上方的半導(dǎo)體層；在所述第一襯底上方形成互連結(jié)構(gòu)，其中，所述互連結(jié)構(gòu)包括設(shè)置在介電結(jié)構(gòu)內(nèi)的多個(gè)金屬層；將包括第二處理襯底和捕獲層的第二襯底接合至所述互連結(jié)構(gòu)的上表面，其中，在接合之后，所述捕獲層設(shè)置在所述第二處理襯底與所述互連結(jié)構(gòu)的上表面之間；以及在所述接合之后，去除所述第一處理襯底以暴露所述絕緣層的下表面。

本發(fā)明的實(shí)施例還提供了一種形成半導(dǎo)體器件的方法，包括：提供絕緣體上半導(dǎo)體(SOI)襯底，所述絕緣體上半導(dǎo)體襯底包括具有硅的第一處理襯底、設(shè)置在所述第一處理襯底上方的絕緣層、以及設(shè)置在所述絕緣層上方的硅層，其中，所述絕緣體上半導(dǎo)體襯底包括彼此橫向分隔開的晶體管器件區(qū)域和射頻(RF)區(qū)域；在所述絕緣體上半導(dǎo)體襯底上方形成互連結(jié)構(gòu)，其中，所述互連結(jié)構(gòu)包括設(shè)置在介電結(jié)構(gòu)內(nèi)的多個(gè)金屬層；將包括捕獲層和由硅制成的第二處理襯底的第二襯底接合至所述互連結(jié)構(gòu)的上表面，其中，在接合之后，所述捕獲層使所述第二處理襯底與所述互連結(jié)構(gòu)的上表面分離；在所述接合之后，去除所述第一處理襯底以暴露所述絕緣層的下表面；以及形成接觸焊盤以與所述絕緣層的下表面直接接觸，其中，襯底貫通孔(TSV)垂直延伸穿過所述硅層并且穿過所述絕緣層以接觸所述接觸焊盤。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A示出了根據(jù)本發(fā)明的一些實(shí)施例的器件的一些實(shí)施例的截面圖。

圖1B示出了根據(jù)一些實(shí)施例的圖1A的一部分的放大的截面圖。

圖2至圖13出了截面圖的一些實(shí)施例，這些截面圖示出了制造的各個(gè)階段中的形成IC的方法。

圖14示出了根據(jù)一些實(shí)施例的形成器件的方法的一些實(shí)施例的流程圖。

具體實(shí)施方式