[發明專利]一種SOI硅襯底材料的制備方法和SOI材料

在審

• 申請號: 201610785841.7
• 申請日: 2016-08-31
• 公開（公告）號: CN107785302A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 李捷;高文琳
• 申請（專利權）人: 沈陽硅基科技有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/12
• 代理公司: 沈陽科苑專利商標代理有限公司21002
• 代理人: 許宗富,周秀梅

技術領域

本發明涉及SOI片的制備技術領域，具體涉及一種SOI硅襯底材料的制備方法和SOI材料，所制備的硅襯底主要應用于射頻設備。

背景技術

目前用于RF前端模組的材料如下：

1、SOQ(silicon on quartz石英上的硅)、SOS(silicon on sapphire藍寶石上的硅)：SOQ和傳統的SOI相同，它產生較低的漏電流，由于其較低的寄生電容，高頻下電路性能得到了提高。SOS的優勢在于其極好的電絕緣性，可有效防止雜散電流造成的輻射擴散到附近元件。SOQ和SOS這類襯底可以獲得極好的射頻性能，但這種結構非常少，因此它們非常昂貴。

2、高阻襯底硅：其電阻率在500ohm.cm以上，這種襯底比第一種差，這種襯底不受益于SOI類型結構優勢，但是他們成本較低。

3、高阻SOI襯底：這類襯底具有結構優勢，但表現出來的性能比第一種差。

形成低電阻層的一個原因是：由于低電阻率層在鍵合前表面可能存在污染物，在鍵合過程中，這些污染物被封裝在粘結界面并能夠擴散到高電阻率襯底；形成低電阻層另一個原因是：襯底中氧原子含量較高，必須進行熱處理，使氧原子沉淀以獲得高電阻襯底。然而，氧原子擴散、熱處理過程導致所形成襯底的表面電阻率低。這兩個原因目前難以控制。

4、在第三種的基礎上通過加入缺陷層改進了高阻SOI襯底型襯底，常規的缺陷層生長本來就容易引入雜質，影響器件最終的性能。

發明內容

本發明的目的是針對現有技術中的不足之處，提供一種SOI硅襯底材料的制備方法和SOI材料，該薄膜襯底是指在帶有摻雜的多晶或非晶硅層的SOI襯底片背面再生長一層本征多晶或者非晶硅層，這種SOI襯底片不但可與氧化硅有效結合從而有效抑制硅襯底的表面寄生電導，限制電容變化和減少產生的諧波的功率，而且能有效起到背面吸雜，減小多晶或者非晶硅生長過程中帶來的雜質影響，最終使高阻SOI襯底電阻率的損失降至最低。

為實現上述目的，本發明所采用的技術方案如下：

一種SOI硅襯底材料的制備方法，所述襯底材料為在帶有摻雜的多晶硅層或摻雜的非晶硅層的SOI硅襯底片背面再生長一層本征的多晶或非晶硅層后獲得。該方法包括如下步驟：

(1)提供高阻硅片(電阻率大于500ohm.cm)，依次經過DHF、SC1和SC2清洗，去除表面的自然氧化層和污染物，獲得高質量的硅片表面；

(2)在高阻硅片表面首先制備氧化硅層，然后再在氧化硅層表面制備摻雜的多晶硅層或摻雜的非晶硅層，獲得帶有摻雜的多晶硅層或摻雜的非晶硅層的SOI硅襯底片；所述氧化硅層厚度為所述多晶硅層或非晶硅層的厚度為1～5μm，電阻率為1～100ohm.cm；

(3)在步驟(2)所得帶有摻雜的多晶硅層或摻雜的非晶硅層的SOI硅襯底片背面生長本征多晶硅層或本征非晶硅層，所述本征多晶硅層或本征非晶硅層的厚度為1～5μm。

步驟(2)中，所述摻雜的多晶硅層或摻雜的非晶硅層的制備過程如下：

(A)將生長完氧化硅層的高阻硅片裝入密封反應室，反應室內壓力為10torr～760torr；

(B)升溫至淀積溫度500～1000℃，通入硅源和摻雜源，淀積所需要的多晶或非晶硅層，淀積時間為2min～30min；步驟(B)中，所述硅源為硅烷(SiH₄)、三氯硅烷(SiHCl₃)、二氯硅烷(SiH₂Cl₂)或四氯化硅(SiCl₄)；如果硅源為硅烷或二氯硅烷，通入流量為50～150sccm；如果硅源為三氯硅烷或四氯硅烷，通入流量為5～20g/min。步驟(B)中，所述摻雜源為P型摻雜源或N型摻雜源，P型摻雜源為雙硼烷(B₂H₆)，摻雜濃度為1.30E+14～1.47E+16at/cm³；N型摻雜源為磷烷(PH₃)或砷烷(AsH₃)，摻雜濃度為4.32E+13～4.83E15at/cm³；所述摻雜濃度是指達到目標電阻率單位體積所需的摻雜原子個數。

(C)反應室中通入氫氣，除去反應室中的雜質及殘氣體后，自然冷卻至室溫；

(D)反應室中通入氮氣，除去其中的氫氣后取出硅片，即獲得帶有摻雜的多晶硅層或摻雜的非晶硅層的SOI硅襯底片。

步驟(2)中，所述本征多晶硅層或本征非晶硅層的制備過程包括如下步驟：