[發明專利]交錯并聯電路、功率集成模塊及功率集成芯片

有效

• 申請號: 201610783952.4
• 申請日: 2016-08-31
• 公開（公告）號: CN107800294B
• 公開（公告）日: 2019-08-13
• 發明（設計）人: 蔡超峰;梁樂;陳燕
• 申請（專利權）人: 臺達電子企業管理（上海）有限公司
• 主分類號: H02M3/158
• 分類號: H02M3/158
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 姜怡;闞梓瑄

本發明公開一種交錯并聯電路、功率集成模塊及功率集成芯片，屬于電力電子技術領域。該交錯并聯電路包括第一橋臂和第二橋臂，第一橋臂包括第一上橋臂開關和第一下橋臂開關；第二橋臂包括第二上橋臂開關和第二下橋臂開關；其中，第一橋臂和第二橋臂至少部分地形成于一晶片，晶片包含多個第一元胞組和多個第二元胞組；多個第一元胞組用于形成第一上橋臂開關和多個第二元胞組用于形成第二上橋臂開關，或者多個第一元胞組用于形成第一下橋臂開關和多個第二元胞組用于形成第二下橋臂開關；其中，多個第一元胞組與多個第二元胞組交錯啟閉。本發明能夠降低芯片各層級導通路徑損耗，提升電源系統整體效率。

技術領域

本發明涉及電力電子技術，尤其涉及一種交錯并聯電路、功率集成模塊及功率集成芯片。

背景技術

功率半導體器件是能量變換、系統供電裝置的重要核心組件，其性能的進步直接影響工業應用的整體效率提升，尤其對于大量電子產品的處理器、通信系統及數據中心的供電結構有重大影響。在對各類處理器供電的電路結構中，為了滿足系統長時間的運行要求，整個電路的效率、能耗都會面臨極其嚴苛的要求。而過高的能耗除了電能的浪費外還會反過來大大提升系統的溫升，威脅處理器系統的長時間可靠運行，并額外增加電路散熱的成本。

當前在服務器系統、數據中心，以及其他各類處理器的供電電源電路中，核心處理器性能的快速提升、集成度大大加強，對電源的功率密度和效率提出了更高的要求。而在這類電源的電路結構中，由于以處理器為代表的負載供電電壓很低，因此電路長時間工作在低壓大電流的環境下，造成了很高比例的導通損耗。在此電路條件下，導通損耗既包含了功率器件的損耗，也包含了電路系統中的金屬連接的損耗，因此如何不斷壓縮導通損耗成為了器件設計者和電路設計者的共同問題。

如圖1所示，是一種典型的供電電源拓撲，其包含了功率開關Q1、Q2，輸入電源V_IN，電感L，濾波電容C_o。理想的功率芯片是不包含寄生參數的，但實際的功率芯片，還包含了互連金屬層(Interconnect Metal Layer，RDL)、外接引腳(pin)、封裝互連、系統板互連等產生的封裝寄生參數Z1、Z2。當電路中存在大電流通過時，導通損耗會同時發生在Q1、Q2和寄生參數Z1、Z2上。隨著負載供電電壓的降低，電路中功率器件(Q1、Q2)的電壓等級不斷下降，功率器件的導通性能不斷進步，電路中各類導線和金屬連接等所帶來的寄生阻尼(Z1、Z2)的導通損耗占比卻在不斷上升。

以典型的15V功率器件為例，器件內本身的金屬層導通阻抗對整體阻抗的占比已經可以達到20％以上。在需要功率密度和效率不斷提升的今天，如何解決除了半導體自身以外的導通損耗、如何更加充分利用各類互連導通路徑(包括芯片內金屬互連層、封裝連接、引腳、以及系統板金屬連接等)成為了比以往更為重要的命題。

從減小導通損耗的角度出發，高效的優化方向是最大限度的利用所有的金屬連接資源，并且讓電流在時域上均勻導通。如圖2(a)所示，是典型的開關電路中的電流導通情況，電路中的導通路徑分時導通，以開關頻率一份份傳遞能量。而作為對比，圖2(b)為理想的均勻導通情況下的電流情況，能量連續的通過電路。盡管左右兩圖傳遞的能量一致，但是左圖中開關斷續模式產生的導通損耗要明顯高于右圖連續導通模式。

因此，需要一種新的交錯并聯電路、功率集成模塊及功率集成芯片。

在所述背景技術部分公開的上述信息僅用于加強對本公開的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本發明提供一種交錯并聯電路、功率集成模塊及功率集成芯片，能夠通過芯片集成減少功率器件金屬層損耗，從而減小各類供電電路整體損耗，提升系統效率。

本發明的其他特性和優點將通過下面的詳細描述變得顯然，或部分地通過本公開的實踐而習得。