[發明專利]半導體結構及其形成方法

有效

• 申請號: 201610756336.X
• 申請日: 2016-08-29
• 公開（公告）號: CN107799522B
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 周飛;吳智華
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發明提供一種半導體結構及其形成方法，其中，所述結構包括：襯底，所述襯底包括：器件區和分別位于器件區兩側的第一連接區和第二連接區；位于第一連接區襯底上的第一鰭部、以及位于第二連接區襯底上的第二鰭部，第一鰭部與第二鰭部平行排列，且第一鰭部和第二鰭部的延伸方向垂直于第一鰭部和第二鰭部的排列方向；位于器件區、第一連接區和第二連接區襯底中、以及第一鰭部和第二鰭部中的摻雜區；橫跨于第一鰭部的部分頂部上的第一插塞；橫跨于第二鰭部的部分頂部上的第二插塞。所述半導體結構在使用時，電流的流經通道的橫截面積較大，因此，第一鰭部和第二鰭部與所述摻雜區之間的接觸電阻較小，能夠改善所述半導體結構性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體器件集成度的提高，晶體管的關鍵尺寸不斷縮小，關鍵尺寸的縮小意味著在芯片上可布置更多數量的晶體管，進而提高器件的性能。電阻元件是芯片上的重要元件。

電阻元件能夠以包括電阻摻雜區的半導體層構成。所述電阻摻雜區中具有摻雜離子，可以通過調節所述摻雜離子的濃度對所述電阻元件的電阻值進行調節。而所述摻雜區的兩端能夠通過電互連結構與外部電路進行電連接。

所述摻雜區與電互連結構之間具有接觸電阻，如果所述接觸電阻過大，容易導致電阻元件產生較多的熱量，從而引起自加熱效應，此外，接觸電阻過大還容易使所述電阻元件的電阻值過高，從而容易影響所述電阻元件的性能。

然而，現有的電阻元件的接觸電阻較大，電阻元件的性能較差。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，能夠改善所述半導體結構性能。

為解決上述問題，本發明提供一種半導體結構，包括：襯底，所述襯底包括：器件區和分別位于所述器件區兩側的第一連接區和第二連接區；位于所述第一連接區襯底上的第一鰭部、以及位于所述第二連接區襯底上的第二鰭部，所述第一鰭部與第二鰭部平行排列，且所述第一鰭部和第二鰭部的延伸方向垂直于所述第一鰭部和第二鰭部的排列方向；位于所述器件區、第一連接區和第二連接區襯底中、以及第一鰭部和第二鰭部中的摻雜區；橫跨于所述第一鰭部的部分頂部上的第一插塞；橫跨于所述第二鰭部的部分頂部上的第二插塞。

可選的，還包括：位于所述器件區摻雜區上的第三偽柵極。

可選的，還包括：橫跨所述第一鰭部的第一偽柵極，所述第一偽柵極覆蓋所述第一鰭部部分側壁和頂部表面；橫跨所述第二鰭部的第二偽柵極，所述第二偽柵極覆蓋所述第二鰭部部分側壁和頂部表面。

可選的，所述第三偽柵極的材料為多晶硅、多晶鍺或多晶硅鍺。

可選的，所述第三偽柵極延伸方向垂直或平行于所述第一鰭部和第二鰭部的延伸方向。

可選的，所述第一偽柵極和第二偽柵極的材料為多晶硅、多晶鍺或多晶硅鍺。

可選的，所述第一偽柵極和第二偽柵極延伸方向垂直于所述第一鰭部和第二鰭部的延伸方向。

可選的，還包括：覆蓋所述第一鰭部和第二鰭部側壁的介質層，所述第一連接區介質層中具有第一接觸孔，所述第一接觸孔底部暴露出所述第一鰭部頂部表面，所述第二連接區介質層中具有第二接觸孔，所述第二接觸孔底部暴露出所述第二鰭部頂部表面；所述第一插塞位于所述第一接觸孔中，所述第二插塞位于所述第二接觸孔中。

可選的，所述介質層還覆蓋所述第三偽柵極、第一偽柵極和第二偽柵極頂部和側壁表面。

可選的，還包括：位于所述器件區摻雜區上，所述第一鰭部之間襯底上以及所述第二鰭部之間襯底上的隔離結構；所述第三偽柵極位于所述隔離結構上。