[發明專利]CMOS時鐘產生器

在審

• 申請號: 201610755360.1
• 申請日: 2016-08-29
• 公開（公告）號: CN106656107A
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 何力
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/353
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及集成電路領域，更具體地涉及一種CMOS時鐘產生器。

背景技術

參考圖1，現有技術的CMOS時鐘產生器由三部分所組成：由MOS管M1、M2、M3，電阻R1所構成的電流生成單元；由MOS管M4、M5、M6、M7、M8、M9,電阻R2，電容C1、C2構成的周期信號生成單元，其中電容C1,C2為規格參數完全相同的電容，其容值均為C。由比較器CMP1，反相器INV1構成的方波生成單元。

在現有技術的CMOS時鐘產生器中設流過MOS管M1的電流為I1,則電流I1為：

I1＝Vd1/R1

其中，Vd1為MOS管M1的漏極節點電壓。

MOS管M1、M2、M3形成電流鏡結構，且可在設計時使它們的尺寸均相同，而流過MOS管M2、M3的電流的大小也為I1。

如圖1所示，且PMOS管M4、M6，NMOS管M8的柵極與節點VON相連接，PMOS管M5、M7，NMOS管M9的柵極與節點VOP相連接。該CMOS時鐘產生器工作時有兩個狀態(狀態1和狀態2)。在狀態1時，節點VOP輸出電壓為高電平，節點VON輸出電壓為低電平(節點VOP為比較器CMP1的輸出端,節點VON為反相器INV1的輸出端，如圖1所示)。在狀態2時，節點VOP為低電平，VON為高電平。在狀態1時，MOS管M4、M6、M9導通，MOS管M5、M7、M8關斷,電容C1被經過MOS管M2的電流(電流大小為I1)充電，且其電壓大小與節點VC1的電壓大小相同，電容C2被MOS管M9短接至地(其電壓為0)，電阻R2的一節點VR2通過MOS管M6(此時M6為導通狀態)與MOS管M3的漏極節點VC2相連，節點VR2的電壓大小為I1*R2。節點VC1,VC2分別與比較器CMP1的正、負輸入端相連接。因此，在狀態1時，由于電容C1被電流I1充電，其電壓不斷升高，當其電壓大小等于I1*R2時，比較器CMP1發生翻轉，該CMOS時鐘產生器的工作狀態由狀態1切換至狀態2。在狀態2時，電容C2被充電，電壓升高，當其電壓升高至I1*R2時，工作狀態又切換回狀態1，如此反復，節點VON的電壓在高電平和低電平之間周期性地切換，形成輸出方波信號，若不考慮反相器INV1的延時，其周期T為：

T＝2*(R2*C+Td)(其中，Td為比較器CMP1的延時)

由上述可知，最終形成的時鐘周期與比較器CMP1的延時Td有關。而在CMOS工藝中，比較器的延時會隨著溫度的變化而發生較大的變化(尤其在低功耗應用下)，且該變化會直接影響時鐘周期的大小，降低了生成的時鐘周期的精確度。

因此，有必要提供一種改進的CMOS時鐘產生器來克服上述缺陷。

發明內容

本發明的目的是提供一種CMOS時鐘產生器，本發明的CMOS時鐘產生器產生的時鐘信號的時鐘周期與比較器的延遲無關，規避了不同溫度情況下比較器的延遲不同而造成的輸出時鐘周期不同的問題，降低了溫度系數，提高時鐘周期的精確度。

為實現上述目的，本發明提供一種CMOS時鐘產生器，其包括電流生成單元、周期信號生成單元、電壓負反饋單元及方波信號生成單元；所述電流生成單元分別與外部電源、周期信號生成單元、電壓負反饋單元連接，并為所述周期信號生成單元、電壓負反饋單元提供工作電流；所述周期信號生成單元還與所述電壓負反饋單元、方波信號生成單元連接，以產生一周期性的斜坡信號；所述方波信號生成單元還與所述電壓負反饋單元連接，以將所述周期性的斜坡信號轉換成方波信號，并輸出時鐘信號，所述電壓負反饋單元用以調節所述周期信號生成單元產生的周期性的斜坡信號的周期大小。

較佳地，所述電壓負反饋單元包括第一電阻、第一電容及運算放大器；所述第一電阻的一端與所述周期信號生成單元連接，另一端與所述運算放大器的負相輸入端連接；所述第一電容一端與所述運算放大器的負相輸入端連接，另一端與所述運算放大器的輸出端連接；所述運算放大器的正相輸入端與所述電流生成單元連接，且所述運算放大器的輸出端與所述方波信號生成單元連接。

較佳地，所述電流生成單元包括第一場效應管、第二場效應管、第三場效應管及第二電阻；所述第一場效應管、第二場效應管及第三場效應管的源極均與外部電源連接，且所述第一場效應管、第二場效應管及第三場效應管的柵極均與所述運算放大器的正相輸入端連接，所述第一場效應管的柵極與漏極共同連接并與所述第二電阻的一端連接，所述第二電阻的另一端接地；所述第二場效應管與第三場效應管的漏極均與所述周期信號生成單元連接。