[發(fā)明專利]與RRAM工藝相兼容的串聯(lián)MIM結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201610755281.0
• 申請日: 2016-08-29
• 公開（公告）號: CN106601905B
• 公開（公告）日: 2022-06-28
• 發(fā)明（設(shè)計）人: 涂國基;楊晉杰;朱文定
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L23/522;H01L27/24
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明的實(shí)施例涉及形成防止對MIM去耦電容器的損壞的集成電路的方法和相關(guān)的結(jié)構(gòu)。在一些實(shí)施例中，該方法包括在襯底上方的下部ILD層內(nèi)形成一個或多個下部金屬互連結(jié)構(gòu)。多個MIM結(jié)構(gòu)形成在下部金屬互連結(jié)構(gòu)上方，并且一個或多個上部金屬互連結(jié)構(gòu)形成在多個MIM結(jié)構(gòu)上方的上部ILD層內(nèi)。下部和上部金屬互連結(jié)構(gòu)一起電耦合在第一電壓電位和第二電壓電位之間串聯(lián)連接的多個MIM結(jié)構(gòu)。通過放置串聯(lián)連接的多個MIM結(jié)構(gòu)，第一電壓電位(如，電源電壓)的耗散在MIM結(jié)構(gòu)上方擴(kuò)散出去，從而減小在MIM結(jié)構(gòu)的任何一個的電極之間的電壓電位差。本發(fā)明的實(shí)施例還提供了與RRAM工藝相兼容的串聯(lián)MIM結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及與RRAM工藝相兼容的串聯(lián)MIM結(jié)構(gòu)。

背景技術(shù)

集成芯片形成在包括數(shù)百萬或數(shù)十億個晶體管器件的半導(dǎo)體管芯上。晶體管器件配置為作為開關(guān)和/或產(chǎn)生功率增益以允許集成芯片的邏輯功能(如，形成配置為執(zhí)行邏輯功能的處理器)。集成芯片通常還包括無源器件，諸如電容器、電阻器、電感器、變?nèi)荻O管等。無源器件被廣泛用于控制集成芯片特性(如，增益、時間常數(shù)等)并提供具有范圍廣泛的不同功能(如，在相同的管芯上制造模擬和數(shù)字電路)的單個集成芯片。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供了一種形成集成芯片的方法，包括：在襯底上方的介電層內(nèi)形成一個或多個下部金屬互連結(jié)構(gòu)；在所述一個或多個下部金屬互連結(jié)構(gòu)上方形成多個MIM(金屬-絕緣體-金屬)結(jié)構(gòu)；以及在所述多個金屬-絕緣體-金屬結(jié)構(gòu)上方形成一個或多個上部金屬互連結(jié)構(gòu)，其中，所述一個或多個下部金屬互連結(jié)構(gòu)或所述一個或多個上部金屬互連結(jié)構(gòu)電耦合串聯(lián)連接的所述多個金屬-絕緣體-金屬結(jié)構(gòu)。

本發(fā)明的實(shí)施例還提供了一種形成集成芯片的方法，包括：在半導(dǎo)體襯底上方的下部層間介電(ILD)層內(nèi)形成一個或多個下部金屬互連結(jié)構(gòu)；在所述半導(dǎo)體襯底的第一區(qū)域上方的一個或多個下部金屬互連結(jié)構(gòu)上方形成多個MIM(金屬-絕緣體-金屬)電容器，并且在所述半導(dǎo)體襯底的第二區(qū)域上方形成多個RRAM單元；在所述多個金屬-絕緣體-金屬電容器和所述多個RRAM單元上方形成上部層間介電層；以及在所述上部層間介電層內(nèi)形成一個或多個上部金屬互連結(jié)構(gòu)，其中，所述一個或多個下部金屬互連結(jié)構(gòu)或所述一個或多個上部金屬互連結(jié)構(gòu)包括在電耦合串聯(lián)連接的所述多個金屬-絕緣體-金屬電容器的導(dǎo)電路徑內(nèi)。

本發(fā)明的實(shí)施例還提供了一種集成芯片，包括：襯底；下部金屬互連層，具有布置在所述襯底上方的下部ILD層內(nèi)的一個或多個下部金屬互連結(jié)構(gòu)；多個MIM(金屬-絕緣體-金屬)結(jié)構(gòu)，布置在所述下部金屬互連層上方；上部金屬互連層，具有布置在所述多個金屬-絕緣體-金屬結(jié)構(gòu)上方的上部ILD層內(nèi)的一個或多個上部金屬互連結(jié)構(gòu)，其中，所述一個或多個下部金屬互連結(jié)構(gòu)或所述一個或多個上部金屬互連結(jié)構(gòu)包括在電耦合串聯(lián)連接的所述多個金屬-絕緣體-金屬結(jié)構(gòu)的導(dǎo)電路徑內(nèi)。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制。實(shí)際上，為了清楚地討論，各個部件的尺寸可以任意地增加或減少。

圖1示出了包括具有多個MIM(金屬-絕緣體-金屬)結(jié)構(gòu)的分壓器的集成芯片的一些實(shí)施例。

圖2示出了包括多個MIM結(jié)構(gòu)的分壓器的示意圖的一些實(shí)施例。

圖3至圖6示出了包括具有多個MIM電容器的分壓器的集成芯片的一些可選的實(shí)施例。

圖7示出了包括具有多個MIM去耦電容器的分壓器的集成芯片的一些附加的實(shí)施例。

圖8至圖13示出了示出形成包括具有多個MIM電容器的分壓器的集成芯片的方法的截面圖的一些實(shí)施例。

圖14示出了形成包括具有多個MIM電容器的分壓器的集成芯片的方法的一些實(shí)施例。

具體實(shí)施方式