[發明專利]半導體器件的制備方法

有效

• 申請號: 201610755201.1
• 申請日: 2016-08-29
• 公開（公告）號: CN107799408B
• 公開（公告）日: 2020-03-13
• 發明（設計）人: 陳卓凡;張翼英;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明揭示了一種半導體器件的制備方法，包括：提供半導體襯底，所述半導體襯底包括第一區和第二區；在所述半導體襯底上自下至上依次形成柵極層和掩膜層；所述第一區上的柵極層形成第一柵極圖案，所述第一區上的掩膜層形成第一掩膜層圖案，所述第二區上的柵極層形成第二柵極圖案，所述第二區上的掩膜層形成第二掩膜層圖案；在所述第一溝槽和第二溝槽中填充隔離材料；在所述第二區上形成一覆蓋所述第二柵極圖案的保護層；對所述第一掩膜層圖案進行等離子體處理；去除經等離子體處理過的所述第一掩膜層圖案。所述半導體器件的制備方法，可以提高柵極圖案的可靠性。

技術領域

本發明涉及半導體制造技術領域，特別是涉及一種半導體器件的制備方法。

背景技術

隨著半導體技術的不斷發展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由于在追求高器件密度、高性能和低成本中半導體工業已經進步到納米技術工藝節點，特別是當半導體器件尺寸降到20nm或以下時，半導體器件的制備受到各種物理極限的限制。。

半導體襯底往往包括多個區，不同區用于制備不同的器件，不同區一般具有不同的圖案密度以及器件結構。例如，不同區中柵極圖案的關鍵尺寸(Critical Dimension，簡稱CD)不同，并且，不同區中柵極圖案的密度也不同。然而，在制備一個區的柵極圖案時，往往會對另一個區的柵極圖案造成損傷，使得另一個區的柵極圖案的可靠性下降。

發明內容

本發明的目的在于，提供一種半導體器件的制備方法，可以提高柵極圖案的可靠性。

為解決上述技術問題，本發明提供一種半導體器件的制備方法，包括：

提供半導體襯底，所述半導體襯底包括第一區和第二區；

在所述半導體襯底上自下至上依次形成柵極層和掩膜層；

選擇性對所述掩膜層、柵極層和半導體襯底進行刻蝕，在所述第一區的掩膜層、柵極層和半導體襯底中形成第一溝槽，在所述第二區的掩膜層、柵極層和半導體襯底中形成第二溝槽，所述第一區上的柵極層形成第一柵極圖案，所述第一區上的掩膜層形成第一掩膜層圖案，所述第二區上的柵極層形成第二柵極圖案，所述第二區上的掩膜層形成第二掩膜層圖案；

在所述第一溝槽和第二溝槽中填充隔離材料；

在所述第二區上形成一覆蓋所述第二柵極圖案的保護層，所述保護層暴露出所述第一掩膜層圖案；

在所述保護層的保護下，對所述第一掩膜層圖案進行等離子體處理；以及

去除經等離子體處理過的所述第一掩膜層圖案。

進一步的，在所述第二區上形成一覆蓋所述第二柵極圖案的保護層之前，所述制備方法還包括：

在所述第一區上形成一覆蓋層，所述覆蓋層覆蓋所述第一掩膜層圖案，所述覆蓋層暴露出所述第二掩膜層圖案；

在所述覆蓋層的保護下，去除所述第二掩膜層圖案。

進一步的，去除所述第二掩膜層圖案的同時，去除所述覆蓋層。

進一步的，所述覆蓋層的材料為光刻膠。

進一步的，所述覆蓋層還覆蓋位于所述第一區上的隔離材料。

進一步的，在所述對所述第一掩膜層圖案進行等離子體處理的步驟之前，先去除部分高度的所述第一掩膜層圖案。

進一步的，在去除部分高度的所述第一掩膜層圖案的同時，去除所述第一掩膜層圖案側壁旁的所述隔離材料。

進一步的，采用干法刻蝕工藝去除部分高度的所述第一掩膜層圖案。

進一步的，所述干法刻蝕工藝中的刻蝕氣體包括氮氣。