[發明專利]半導體器件及其制造方法

有效

• 申請號: 201610753384.3
• 申請日: 2016-08-29
• 公開（公告）號: CN107785420B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/112
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體器件，其特征在于，包括：

FinFET器件，所述FinFET器件包括：基底，凸出于所述基底上的鰭部，位于所述基底上且橫跨所述鰭部的柵極結構，所述柵極結構覆蓋鰭部的部分頂部和側壁，以及分別位于所述柵極結構相對兩側鰭部內的源極和漏極；

位于所述FinFET器件正上方的Fuse器件，所述Fuse器件具有陽極端以及陰極端，其中，所述陰極端與所述FinFET器件的源極電連接，所述陽極端與外接襯墊電連接；

介質層，所述介質層位于所述FinFET器件以及Fuse器件之間；

所述Fuse器件為：位于所述FinFET器件正上方的金屬層，所述金屬層具有兩個相對的端部，其中一個端部為所述陽極端，另一個端部為所述陰極端；

所述金屬層的陽極端指向陰極端的方向與所述鰭部的延伸方向相平行。

2.如權利要求1所述的半導體器件，其特征在于，所述金屬層在所述基底上的投影與所述柵極結構在所述基底上的投影具有重合部分。

3.如權利要求2所述的半導體器件，其特征在于，所述金屬層在所述基底上的投影與所述鰭部在所述基底上的投影具有重合部分。

4.如權利要求2所述的半導體器件，其特征在于，所述金屬層位于所述鰭部正上方。

5.如權利要求1所述的半導體器件，其特征在于，所述金屬層的陽極端指向陰極端的方向與所述柵極結構的長度方向相平行。

6.如權利要求5所述的半導體器件，其特征在于，所述金屬層位于所述柵極結構正上方。

7.如權利要求1所述的半導體器件，其特征在于，所述介質層還位于所述柵極結構頂部與所述金屬層底部之間；且所述柵極結構頂部與所述金屬層底部之間的介質層厚度為10納米～5000納米。

8.如權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：

與所述金屬層處于同層且與所述金屬層電連接的導電層，且所述導電層位于所述基底的投影與所述源極具有重合部分；

電連接所述導電層以及所述源極的連接插塞。

9.如權利要求1所述的半導體器件，其特征在于，所述Fuse器件包括：位于所述FinFET器件正上方的第一金屬層，位于所述第一金屬層上方第二金屬層，以及位于所述第一金屬層與第二金屬層之間且電連接所述第一金屬層以及第二金屬層的導電插塞，其中，所述第一金屬層為所述陰極端，所述第二金屬層為所述陽極端。

10.如權利要求9所述的半導體器件，其特征在于，所述導電插塞位于所述基底上的投影與所述柵極結構位于所述基底上的投影具有重合部分。

11.如權利要求10所述的半導體器件，其特征在于，所述導電插塞位于所述基底上的投影與所述鰭部位于所述基底上的投影具有重合部分。

12.如權利要求9所述的半導體器件，其特征在于，所述介質層還位于所述柵極結構頂部與所述導電插塞底部之間；且位于所述柵極結構頂部與所述導電插塞底部之間的介質層的厚度為10納米～5000納米。

13.如權利要求9所述的半導體器件，其特征在于，所述半導體器件還包括：

與所述第一金屬層處于同層且與所述第一金屬層電連接的導電層，且所述導電層位于所述基底上的投影與所述源極位于基底上的投影具有重合部分；

電連接所述導電層以及所述源極的連接插塞。

14.如權利要求1所述的半導體器件，其特征在于，所述FinFET器件的數量大于或等于1，且所述Fuse器件的陰極端與至少一個FinFET器件的源極電連接，至少一個FinFET器件的漏極接地。