[發明專利]半導體器件的形成方法

有效

• 申請號: 201610738862.3
• 申請日: 2016-08-26
• 公開（公告）號: CN107785314B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體器件的形成方法，包括：提供基底，基底中具有隔離層；在隔離層兩側的基底上形成偽柵極結構；在隔離層上形成附加柵極結構，附加柵極結構和偽柵極結構的頂部表面具有第一保護層；在基底上形成覆蓋偽柵極結構、附加柵極結構和第一保護層的側壁的層間介質層；形成層間介質層后，去除附加柵極結構頂部表面的第一保護層；去除附加柵極結構頂部表面的第一保護層后，在附加柵極結構的頂部表面形成第二保護層；以第二保護層為掩膜，刻蝕去除偽柵極結構頂部表面的第一保護層；之后，去除偽柵極結構。所述半導體器件的形成方法能夠在去除偽柵極結構的同時保留附加柵極結構，避免損耗隔離層，且降低了工藝的難度。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件的形成方法。

背景技術

MOS(金屬-氧化物-半導體)晶體管，是現代集成電路中最重要的元件之一。MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，所述柵極結構包括：位于半導體襯底表面的柵介質層以及位于柵介質層表面的柵電極層；位于柵極結構兩側半導體襯底中的源漏摻雜區。

隨著半導體技術的發展，傳統的平面式的MOS晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。鰭式場效應晶體管(Fin FET)是一種新興的多柵器件，它一般包括凸出于半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部表面和側壁的柵極結構，位于柵極結構兩側的鰭部中的源漏摻雜區。

然而，無論是MOS晶體管還是鰭式場效應晶體管構成的半導體器件，現有技術中半導體器件的形成方法不能達到：避免損耗隔離層，且降低工藝難度。

發明內容

本發明解決的問題是提供一種半導體器件的形成方法，在去除偽柵極結構的同時避免損耗隔離層，且降低了工藝的難度。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底中具有隔離層；在所述隔離層兩側的基底上形成偽柵極結構；在所述隔離層上形成附加柵極結構，所述附加柵極結構和偽柵極結構的頂部表面具有第一保護層；在所述基底上形成覆蓋偽柵極結構、附加柵極結構和第一保護層的側壁的層間介質層；形成層間介質層后，去除附加柵極結構頂部表面的第一保護層；去除附加柵極結構頂部表面的第一保護層后，在附加柵極結構的頂部表面形成第二保護層；以第二保護層為掩膜，刻蝕去除偽柵極結構頂部表面的第一保護層；刻蝕去除偽柵極結構頂部表面的第一保護層后，去除偽柵極結構。

可選的，以第二保護層為掩膜刻蝕去除偽柵極結構頂部表面的第一保護層的過程中，對第一保護層的刻蝕速率大于對第二保護層的刻蝕速率。

可選的，以第二保護層為掩膜刻蝕去除偽柵極結構頂部表面的第一保護層的過程中，第一保護層相對于第二保護層的刻蝕選擇比值為5～200。

可選的，所述第一保護層的材料為氮化硅或者氮碳化硅。

可選的，所述第二保護層的材料為氧化硅、氮氧化硅或碳氧化硅。

可選的，形成第二保護層的方法包括：在層間介質層、第一保護層上和附加柵極結構的頂部表面形成第二保護材料層；去除高于層間介質層和第一保護層頂部表面的第二保護材料層，從而形成第二保護層。

可選的，所述偽柵極結構包括位于隔離層兩側的基底上的偽柵介質層和位于偽柵介質層上的偽柵電極。

可選的，所述偽柵介質層的材料為氧化硅；所述偽柵電極的材料為多晶硅。

可選的，去除偽柵極結構的方法包括：去除偽柵電極；去除偽柵電極后，去除偽柵介質層。

可選的，所述附加柵極結構包括位于隔離層上的附加柵介質層和位于附加柵介質層上的附加柵電極。

可選的，所述附加柵介質層的材料為氧化硅；所述附加柵電極的材料為多晶硅。