[發(fā)明專利]半導體存儲裝置及存儲器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201610738424.7
• 申請日: 2016-08-26
• 公開（公告）號: CN107516543B
• 公開（公告）日: 2021-02-05
• 發(fā)明（設計）人: 王維漢;橋本壽文;柴田升
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 楊林勛

1.一種半導體存儲裝置，其特征在于具備：

第1及第2存儲器單元，分別能夠保存2比特以上的數(shù)據(jù)，且所述2比特包含第1及第2比特；

第1及第2字線，分別連接于所述第1及第2存儲器單元；及

第1及第2存儲器單元陣列，分別包含所述第1及第2存儲器單元；且

所述第1比特使用至少第1電壓進行確定，

所述第2比特使用與所述第1電壓不同的至少第2及第3電壓進行確定，

在數(shù)據(jù)的讀出動作時，通過對所述第1及第2字線施加所述第1至第3電壓，將與所述第1比特關聯(lián)的第1頁面從所述第1存儲器單元陣列以頁面單位讀出，且與所述第1頁面的讀出并行地，將與所述第2比特關聯(lián)的第2頁面從所述第2存儲器單元陣列以頁面單位讀出，

所述讀出動作是基于接收的與所述第1存儲器單元陣列對應的第1地址、及與所述第2存儲器單元陣列對應的第2地址而執(zhí)行，

且所述第1地址指定的頁面、與所述第2地址指定的頁面不同。

2.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于還具備：

第1及第2位線，分別連接于所述第1及第2存儲器單元；及

第1及第2讀出放大器，分別連接于所述第1及第2位線，響應于第1信號而感測在所述第1及第2位線分別讀出的數(shù)據(jù)；且

在所述讀出動作中，所述第1及第2讀出放大器在對所述第1及第2字線施加所述第1至第3電壓的期間，分別接收所述第1信號。

3.根據(jù)權利要求1所述的半導體存儲裝置，其特征在于還具備：

第1及第2位線，分別連接于所述第1及第2存儲器單元；

第1讀出放大器，連接于所述第1位線，響應于第1信號而感測在所述第1位線讀出的數(shù)據(jù)；及

第2讀出放大器，連接于所述第2位線，響應于與所述第1信號不同的第2信號而感測在所述第2位線讀出的數(shù)據(jù)；且

在所述讀出動作中，所述第1讀出放大器在對所述第1及第2字線施加所述第1電壓的期間接收所述第1信號，所述第2讀出放大器在對所述第1及第2字線施加所述第2及第3電壓的期間分別接收所述第2信號。

4.一種半導體存儲裝置，其特征在于具備：

第1及第2存儲器單元，分別能夠保存2比特以上的數(shù)據(jù)，且所述2比特包含第1及第2比特；

第1及第2存儲器單元陣列，分別包含所述第1及第2存儲器單元；

第1及第2字線，分別連接于所述第1及第2存儲器單元；及

第1及第2源極線，分別連接于所述第1及第2存儲器單元；且

所述第1比特使用至少第1電壓進行確定，

所述第2比特使用與所述第1電壓不同的至少第2及第3電壓進行確定，

在數(shù)據(jù)的讀出動作時對所述第1及第2字線施加所述第2及第3電壓；且在對所述第1及第2字線施加所述第2電壓的期間，對所述第1及第2源極線分別施加第4電壓及與所述第4電壓不同的第5電壓；且在對所述第1及第2字線施加所述第3電壓的期間，對所述第1及第2源極線分別施加第6電壓及與所述第6電壓不同的第7電壓，

由此將與所述第1比特關聯(lián)的第1頁面從所述第1存儲器單元陣列以頁面單位讀出，且與所述第1頁面的讀出并行地，將與所述第2比特關聯(lián)的第2頁面從所述第2存儲器單元陣列以頁面單位讀出。

5.根據(jù)權利要求4所述的半導體存儲裝置，其特征在于還具備：

第1及第2位線，分別連接于所述第1及第2存儲器單元；

第1及第2讀出放大器，分別連接于所述第1及第2位線，響應于第1信號而感測在所述第1及第2位線分別讀出的數(shù)據(jù)；且

在所述讀出動作中，所述第1及第2讀出放大器在對所述第1及第2字線施加所述第2及第3電壓的期間，分別接收所述第1信號。

6.一種存儲器系統(tǒng)，其特征在于具備：根據(jù)權利要求1或4所述的半導體存儲裝置；及控制器，能夠對所述半導體存儲裝置發(fā)布讓其執(zhí)行所述讀出動作的命令。