[發明專利]柵極驅動電路

在審

• 申請號: 201610720546.3
• 申請日: 2016-08-25
• 公開（公告）號: CN107784983A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 宋偉廉;劉漢龍;王文銓;郭啟亮;張原豪;王文哲;劉柏村;鄭光廷;涂禹帆
• 申請（專利權）人: 中華映管股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 馬雯雯,臧建明

1.一種柵極驅動電路，其特征在于，包括：

多級驅動模塊，其中第N級驅動模塊驅動顯示面板的第N條以及第N+2條掃描線，N為正整數，所述第N級驅動模塊包括:

設定電路，依據第N-2條掃描線的柵極驅動信號或起始信號產生第一預充電信號；

第一驅動電路，耦接所述設定電路，依據所述第一預充電信號產生所述第N條掃描線的柵極驅動信號；

隔離開關電路，耦接所述第一驅動電路與電源電壓，受控于所述第N條掃描線的柵極驅動信號而被導通，進而輸出所述電源電壓做為第二預充電信號；

第二驅動電路，耦接所述隔離開關電路，依據所述第二預充電信號產生所述第N+2條掃描線的柵極驅動信號；以及

抗噪聲電路，耦接所述設定電路、所述隔離開關電路、所述第一驅動電路以及所述第二驅動電路，于所述第一驅動電路以及所述第二驅動電路停止驅動對應的掃描線的期間，依據第一周期信號以及第二周期信號分別將所述第一預充電信號、所述第二預充電信號、所述第N條掃描線的柵極驅動信號與所述第N+2條掃描線的柵極驅動信號維持在抗噪聲電壓。

2.根據權利要求1所述的柵極驅動電路，其特征在于，所述抗噪聲電路包括：

第一下拉電路，耦接所述設定電路、所述第一驅動電路、所述隔離開關電路以及所述第二驅動電路；

第一抗噪聲啟動電路，耦接所述第一下拉電路，依據所述第一周期信號決定是否啟動所述第一下拉電路；

第二下拉電路，耦接所述設定電路、所述第一驅動電路、所述隔離開關電路以及所述第二驅動電路；以及

第二抗噪聲啟動電路，耦接所述第二下拉電路，依據所述第二周期信號決定是否啟動所述第二下拉電路，其中所述第一下拉電路與所述第二下拉電路分別受控于所述第一抗噪聲啟動電路與所述第二抗噪聲啟動電路輪流地被啟動，而將所述第一預充電信號、所述第二預充電信號、所述第N條掃描線的柵極驅動信號以及所述第N+2條掃描線的柵極驅動信號下拉至所述抗噪聲電壓。

3.根據權利要求2所述的柵極驅動電路，其特征在于，所述第一周期信號與所述第二周期信號為反相信號。

4.根據權利要求3所述的柵極驅動電路，其特征在于，所述第一周期信號與所述第二周期信號為頻率信號，且所述第一周期信號與所述第二周期信號的周期等于0.5個畫面時間。

5.根據權利要求2所述的柵極驅動電路，其特征在于，所述抗噪聲電路還包括：

控制電路，耦接所述設定電路，依據所述第一預充電信號禁能所述抗噪聲電路。

6.根據權利要求5所述的柵極驅動電路，其特征在于，所述第N級驅動模塊還包括：

重置電路，耦接所述抗噪聲電路以及所述第一驅動電路，依據第N+6條掃描線的柵極驅動信號產生放電控制信號，所述控制電路還依據所述放電控制信號致能所述抗噪聲電路。

7.根據權利要求6所述的柵極驅動電路，其特征在于，所述第一抗噪聲啟動電路與所述第二抗噪聲啟動電路分別包括:

第一晶體管，其漏極與柵極相互耦接，且所述第一晶體管的漏極接收對應的周期信號，所述第一晶體管的源極耦接對應的下拉電路；以及

第二晶體管，其漏極與源極分別耦接對應的下拉電路以及所述抗噪聲電壓，所述第二晶體管的柵極接收對應的周期信號。

8.根據權利要求7所述的柵極驅動電路，其特征在于，其中所述第一下拉電路與所述第二下拉電路分別包括:

第三晶體管，耦接于所述設定電路與所述抗噪聲電壓之間，所述第三晶體管的柵極耦接所述控制電路以及對應的抗噪聲啟動電路；

第四晶體管，耦接于所述第一驅動電路與所述抗噪聲電壓之間，所述第四晶體管的柵極耦接所述控制電路以及對應的抗噪聲啟動電路；

第五晶體管，耦接于所述隔離開關電路與所述抗噪聲電壓之間，所述第五晶體管的柵極耦接所述控制電路以及對應的抗噪聲啟動電路；以及

第六晶體管，耦接于所述第二驅動電路與所述抗噪聲電壓之間，所述第六晶體管的柵極耦接所述控制電路以及對應的抗噪聲啟動電路，其中所述第三晶體管至所述第六晶體管分別受控于所述控制電路以及對應的抗噪聲啟動電路將所述第一預充電信號、所述第二預充電信號、所述第N條掃描線的柵極驅動信號以及所述第N+2條掃描線的的柵極驅動信號下拉至所述抗噪聲電壓。