[發明專利]三維NAND閃存器件的制造方法

在審

• 申請號: 201610716487.2
• 申請日: 2016-08-24
• 公開（公告）號: CN107808884A
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 李善融;季明華;仇圣棻
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及集成電路制造領域，尤其涉及一種三維NAND器件的制造方法。

背景技術

隨著平面型閃存存儲器的發展，半導體的生產工藝取得了巨大的進步。但是最近幾年，平面型閃存的發展遇到了各種挑戰：物理極限，現有顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面閃存遇到的困難以及最求更低的單位存儲單元的生產成本，各種不同的三維(3D)閃存存儲器結構應運而生，例如三維NAND(與非)閃存器件。

在現有的各種垂直型溝道的3D NAND閃存器件結構中，都應用了多晶硅作為垂直溝道，其制作過程一般是：先在形成有源漏極的半導體襯底上形成氧化硅/氮化硅層疊結構；然后在該層疊結構中刻蝕出深槽，并在深槽中填充多晶硅；接著形成ONO存儲單元以及垂直堆疊的控制柵極結構。這些步驟均在高溫環境(例如600℃～700℃)下實現。因此，現有的具有垂直型溝道的3D NAND閃存器件的制造工藝不能完全與集成電路制造的前段制程(FEOL)的淺溝槽隔離、源漏極形成等加工步驟兼容，也不能完全與集成電路制造的后段制程(BEOL)的導電通孔結構以及金屬互連等加工步驟整合。

發明內容

本發明的目的在于提供一種三維NAND閃存器件的制造方法，能夠在低溫環境下形成三維NAND存儲陣列結構，以兼容集成電路制造的前段制程和后段制程。

為解決上述問題，本發明提出一種三維NAND閃存器件的制造方法，包括以下步驟：

提供一具有前段制程CMOS器件的半導體襯底，在所述半導體襯底上形成由第一材料層和第二材料層交替堆疊的多層疊層結構；

刻蝕所述多層疊層結構至所述半導體襯底表面，以形成垂直溝道；

在所述垂直溝道的側壁形成隔離層，并在所述隔離層的表面以及垂直溝道 的底部依次形成誘導金屬層和非晶硅層，所述非晶硅層位于所述誘導金屬層的外側；

退火處理以使所述誘導金屬層和非晶硅層的位置交換，且使所述非晶硅層晶化為多晶硅層；

去除所述誘導金屬層，并在所述垂直溝道中填滿多晶硅介質層；以及

回刻蝕所述垂直溝道中的多晶硅介質層至一定深度以形成溝槽，并在所述溝槽中形成多晶硅墊，所述多晶硅層和多晶硅墊構成多晶硅垂直溝道。

進一步的，所述第一材料層的材料為氧化物，所述第二材料層的材料為氮化物。

進一步的，在所述半導體襯底上形成所述多層疊層結構之后，且在刻蝕所述多層疊層結構以形成所述垂直溝道之前，在所述多層疊層結構的表面形成第一層間介質層。

進一步的，所述第一層間介質層為低K介質材料，所述低K介質材料的介電常數小于等于4。

進一步的，所述隔離層為氧化物、氮化物或氮氧化物形成的單層結構，或由氧化物、氮化物交替堆疊而成的多層復合結構。

進一步的，所述隔離層為氧化硅-氮化硅-氧化硅構成的三層復合結構。

進一步的，所述誘導金屬層的材質包括金(Au)、鋁(Al)、銀(Ag)、銻(Sb)、銦(In)和釩(V)中的至少一種。

進一步的，所述誘導金屬層在溫度不高于400℃的環境下通過原子層沉積工藝或者濺射沉積工藝形成。

進一步的，所述誘導金屬層的厚度為2nm～10nm。

進一步的，所述非晶硅層的厚度為2nm～10nm。

進一步的，所述非晶硅層中摻雜有硼、磷、鍺、氟、鎵中的至少一種離子。

進一步的，所述退火處理的溫度不高于500℃。

進一步的，所述退火處理的溫度不高于400℃。

進一步的，所述退火處理的工藝為微波退火或者激光退火。

進一步的，在退火處理過程中，在所述非晶硅層上施加有電場或者交變磁場。

進一步的，所述多晶硅介質層為氧化物、氮化物或氮氧化物形成的單層結 構，或由氧化物、氮化物交替堆疊而成的多層復合結構。

進一步的，所述多晶硅介質層為氧化硅-氮化硅-氧化硅構成的三層復合結構。

進一步的，提供的所述半導體襯底還具有與所述CMOS器件電接觸的導電插塞結構以及與所述導電插塞結構電接觸的第一金屬層，所述第一金屬層作為公共源極線(common source select line)。

進一步的，提供所述半導體襯底的步驟包括：

提供一半導體基底，在所述半導體基底中形成器件隔離結構以定義出存儲區和外圍區，所述外圍區中具有所述CMOS器件的阱結構；