[發明專利]用于集成電路的電磁干擾設備和方法

有效

• 申請號: 201610703470.3
• 申請日: 2016-08-22
• 公開（公告）號: CN107123638B
• 公開（公告）日: 2019-06-21
• 發明（設計）人: T·奧達斯;A·薩拉菲亞諾斯;S·謝奈;F·馬里內特
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: H01L23/58
• 分類號: H01L23/58
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

1.一種用于干擾電磁輻射的方法，所述電磁輻射由位于在半導體襯底(1)中和/或在半導體襯底(1)上制造的集成電路(CI)的至少一個區域(Z)上方的互連區域(INT)的部分所發射，所述方法包括：將至少一個金屬天線(5)放置在所述集成電路(CI)的所述至少一個區域(Z)上方，以及使具有至少一個偽隨機特性的電信號(SE)通過所述至少一個天線(5)。

2.根據權利要求1所述的方法，其中，使所述電信號(SE)通過的操作包括：生成時鐘信號(CLK)，向所述時鐘信號(CLK)的前部的至少一些偽隨機地施加延遲以得到所述電信號(SE)，以及將所述電信號(SE)傳送通過所述天線(5)。

3.根據權利要求2所述的方法，其中，所述延遲是固定或可變的。

4.根據權利要求1至3中任一項所述的方法，其中，第一天線(5)和至少一個第二天線(8)被放置在所述集成電路(CI)的所述至少一個區域(Z)上方，所述方法還包括：選擇所述天線(5,8)中的至少一個天線，以及使所述電信號(SE)通過所選擇的所述至少一個天線(5,8)。

5.一種用于干擾電磁輻射的設備，所述電磁輻射易于由位于在半導體襯底(1)中和/或在半導體襯底(1)上制造的集成電路(CI)的至少一個區域(Z)上方的互連區域(INT)的至少一部分所發射，所述設備包括：至少一個天線(5)，位于所述集成電路(CI)的所述至少一個區域(Z)上方；以及生成裝置(4)，耦合至所述至少一個天線(5)，并且被配置為生成具有至少一個偽隨機特性的電信號(SE)。

6.根據權利要求5所述的設備，其中，所述生成裝置(4)包括被配置為生成時鐘信號(CLK)的生成器(H)以及用于向所述時鐘信號(CLK)的前部的至少一些偽隨機地施加延遲的延遲裝置(RT，RDM)。

7.根據權利要求6所述的設備，其中，所述延遲裝置(RT，RDM)被配置為向所述時鐘信號(CLK)的前部的至少一些偽隨機地施加固定或可變的延遲。

8.根據權利要求5至7中任一項所述的設備，其中，所述互連區域(INT)包括多個金屬層級，所述多個金屬層級中的至少一個金屬層級(N6)包括形成所述至少一個天線(5)的至少一部分的至少一個金屬跡線(31)。

9.根據權利要求5至7中任一項所述的設備，包括第一天線(5)和至少一個第二天線(8)，所述設備包括：選擇裝置(15)，被配置為選擇所述第一天線和所述第二天線(5,8)中的至少一個天線以將所述電信號(SE)遞送至所選擇的所述至少一個天線。

10.根據權利要求9所述的設備，其中，所述第一天線和所述至少一個第二天線位于所述電路的互連區域的相同金屬層級中。

11.根據權利要求9所述的設備，其中，所述第一天線(5)和所述至少一個第二天線(8)位于不同的金屬層級(N6，N5)中。

12.根據權利要求10或11所述的設備，其中，所述第一天線(13)位于所述集成電路的第一區域(Z2)上方，并且所述至少一個第二天線(14)位于所述集成電路的第二區域(Z3)上方，所述第二區域不同于所述第一區域(Z2)。

13.根據權利要求10或11所述的設備，其中，所述第一天線(5)位于所述集成電路(CI)的第一區域(Z)上方，并且所述至少一個第二天線(8)至少部分地位于所述至少一個第一區域(Z)上方。

14.根據權利要求9所述的設備，其中，所述選擇裝置(15)包括控制寄存器(CR)以及耦合在所述天線(5,8)與所述控制寄存器(CR)之間的邏輯門(11,12)。