[發明專利]乘時鐘倍數跟隨的高線性度正弦波發生器

有效

• 申請號: 201610675501.9
• 申請日: 2016-08-16
• 公開（公告）號: CN106656048B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 李榮寬
• 申請（專利權）人: 嘉興市納杰微電子技術有限公司
• 主分類號: H03B28/00
• 分類號: H03B28/00
• 代理公司: 杭州華鼎知識產權代理事務所(普通合伙) 33217
• 代理人: 魏亮

本發明涉及一種乘時鐘倍數跟隨的高線性度正弦波發生器,包括基準電壓輸入端、接地端、全差分放大器及多個串聯的分壓電阻；還包括與外部時鐘信號連接的除M鎖相環，與所述除M鎖相環連接的不門及計數器，與所述計數器連接的種子邏輯發生器，與所述種子邏輯發生器連接的移位寄存器，所述移位寄存器的時鐘信號輸入端與所述不門的輸出端連接；所述移位寄存器通過邏輯開關依次控制第1+H正開關及第N+1?H負開關打開，H為小于等于N且大于等于0的整數，以使所述全差分放大器輸出正弦波。采用本發明，可解決頻率穩定性低和線性度差的問題。

【技術領域】

本發明涉及電子電路，尤其涉及乘時鐘倍數跟隨的高線性度正弦波發生器。

【背景技術】

正弦波發生器可用于很多領域，如傳感器載波解調、通訊基準振蕩器等。在這些應用領域上，頻率的穩定性和線性度是正弦波發生器最重要的參數，直接決定了應用系統的性能。現在通用的正弦波發生器(圖1所示)，該輸出頻率對電阻和電容的不一致性和溫度變化的影響很大，所以無法達到頻率穩定的狀態。該線性度也是受到運算放大器的影響而無法提高。如果需要低頻頻率輸出，電容值需要很大，導致面積很大，重者無法基礎在芯片里而必須外接。

【發明內容】

為解決前述問題，本發明提出一種體積小且可產生低頻率正弦波的乘時鐘倍數跟隨的高線性度正弦波發生器。

為達到前述目的，本發明采用如下技術方案：乘時鐘倍數跟隨的高線性度正弦波發生器，其特征在于，包括基準電壓輸入端、接地端、全差分放大器及多個串聯的分壓電阻，所述分壓電阻包括第零電阻至第N+2電阻，所述第零電阻的一端與所述基準電壓輸入端連接，所述第N+2電阻與接地端連接，所述多個分壓電阻間分別設有第一電壓輸出點及第N+1電壓輸出點；

所述第一電壓輸出點至第N+1電壓輸出點分別通過一個濾波電容接地；所述第一電壓輸出點至第N+1電壓輸出點分別通過一個正開關與所述全差分放大器的正端連接，所述正開關為N+1個；所述第一電壓輸出點及至第N+1電壓輸出點分別通過一個負開關與所述全差分放大器的負端連接，所述負開關為N+1個；

還包括：與外部時鐘信號連接的除M鎖相環，與所述除M鎖相環連接的不門及計數器，與所述計數器連接的種子邏輯發生器，與所述種子邏輯發生器連接的移位寄存器，所述移位寄存器的時鐘信號輸入端與所述不門的輸出端連接；

所述移位寄存器通過邏輯開關依次控制第1+H正開關及第N+1-H負開關打開，H為小于等于N且大于等于0的整數，以使所述全差分放大器輸出正弦波。

本發明的第一優選方案為：還包括與所述全差分放大器連接的濾波器，用于去除時鐘毛刺。

本發明的第二優選方案為：所述計數器為具有復位功能的N位計數器。

本發明具備如下技術效果：可解決頻率穩定性和線性度的問題。輸出正弦波頻率跟隨著乘倍數(M/N)的輸入準時鐘。M倍數可為任何的整數如1、2、4、8等。內部正弦波分辨率系數N也可以任意設計為任何的整數如8、10、12、16等，N倍數越高線性度越好。通過內置鎖相環可以任意設計要達到的乘倍數(M/N)，可以實現低頻率或很高頻率的正弦波信號。輸入時鐘可以用普通的晶振就能夠達到很穩定的頻率，也不受溫度變化的影響。本發明設計和實現簡單，是針對集成電路系統內部模塊而發明的，在任何的集成電路工藝上都能夠實現，不存在面積過大或無法集成的問題。本發明實現了全差分輸出，能夠把所有的偶次斜坡除去，更加提高線性度。

本發明的這些特點和優點將會在下面的具體實施方式、附圖中詳細的揭露。

【附圖說明】

下面結合附圖對本發明做進一步的說明：

圖1為本發明實施例1的乘時鐘倍數跟隨的高線性度正弦波發生器的第一部分原理框圖。

圖2為本發明實施例1的乘時鐘倍數跟隨的高線性度正弦波發生器的第二部分原理框圖。