[發明專利]超結器件及其制造方法

有效

• 申請號: 201610671434.3
• 申請日: 2016-08-15
• 公開（公告）號: CN107768443B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 肖勝安;曾大杰
• 申請（專利權）人: 深圳尚陽通科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種超結器件，至少一個以上的超結單元的P型柱中具有N型電場阻斷層，N型電場阻斷層將P型柱在縱向上分割成位于電場阻斷層頂部和底部的第一和二P型柱；N型電場阻斷層用于實現頂部和底部超結結構的分段耗盡；當超結器件的源漏電壓小于等于第一電壓值時，僅頂部超結結構發生耗盡；當超結器件的源漏電壓大于第一電壓值時，頂部和底部超結結構都發生耗盡。本發明還公開了一種超結器件的制造方法。本發明能提高柵漏電容以及柵漏電容的最小值，從而能有效降低器件在應用電路中的電磁干擾性能以及有效降低器件在應用電路中帶來的電流和電壓的過沖，還能增加器件的反向恢復的軟度因子，本發明還能使器件的擊穿電壓得到保持。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種超結(super junction)器件；本發明還涉及一種超結器件的制造方法。

背景技術

超結結構就是交替排列的N型柱和P型柱組成結構。如果用超結結構來取代垂直雙擴散MOS晶體管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移區，在導通狀態下通過N型柱提供導通通路，導通時P型柱不提供導通通路；在截止狀態下由PN立柱共同承受反偏電壓，就形成了超結金屬-氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超結MOSFET能在反向擊穿電壓與傳統的VDMOS器件一致的情況下，通過使用低電阻率的外延層，而使器件的導通電阻大幅降低。

如圖1所示，是現有超結器件的示意圖，該示意圖為截面示意圖；以超結器件為平面柵超結N型MOSFET器件為例，超結器件包括：

在N型重摻雜的半導體襯底1上形成有N型外延層30，在N型外延層30中形成有N型柱3和P型柱4，N型柱3和P型柱4交替排列形成超結結構，在超結結構的底部的N型外延層30組成N型緩沖層30，該N型緩沖層30的雜質濃度或者與N型柱3得雜質濃度一樣，或者高于或低于N型柱3的雜質濃度，在N型緩沖層30之下，是雜質濃度很高(高于1e19原子數/立方厘米)的半導體襯底1。

由一個N型柱3和一個P型柱4組成一個超結單元，在每個超結單元中都形成有一個超結器件的原胞結構。

在P型柱4的頂部形成有P型阱7，在P型阱7中形成有N+區組成的源區8和由P+區組成的P阱引出區9，在P型阱7的表面形成有柵介質層如柵氧化層5和多晶硅柵6。

層間膜10，接觸孔11，正面金屬層12，正面金屬層12圖形化后分別引出源極和柵極。漏區由減薄后的重摻雜的半導體襯底1直接組成或進一步摻雜組成，在半導體襯底1的背面形成有背面金屬層13，背面金屬層13引出漏極。

圖1中界面C1C2為減薄后的半導體襯底1的底部表面，界面B1B2為半導體襯底1的頂部表面，界面A1A2為超結結構的底部界面，界面M1M2為N型外延層30的頂部表面。界面C1C2和界面B1B2之間的厚度為T00，界面C1C2和界面M1M2之間的厚度為T10，界面A1A2和界面M1M2之間的厚度為T20，界面A1A2和界面B1B2之間的厚度為T30。

由圖1所示可知，每個N型柱3的上方有一個多晶硅柵6，該多晶硅柵6可以部分覆蓋周邊的P型柱4，也可以不覆蓋，每個P型柱4的上方有一個P型阱7，在P型阱7里有一個N+源區8，有一個接觸孔11，源極金屬通過接觸孔11與源區8相連，源區8金屬通過經過一個高濃度的P阱引出區9與P型阱7相連。

器件的P型柱4的上部通過接觸孔11連接到源區8電極，N型柱2通過N+襯底即半導體襯底11連接到漏極13。在較低的Vds即源漏電壓的情況下，Vds基本施加橫向的電場于P型柱4和N型柱3之間，使得在很低的Vds下，交替排列的P型柱4和N型柱3在橫向電場的作用下很快發生耗盡。