[發明專利]一種數據恢復電路及具備數據恢復功能的裝置

有效

• 申請號: 201610664739.1
• 申請日: 2016-08-12
• 公開（公告）號: CN107731257B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 陳志強;侯開華;陳乃霞;包自意
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G11C16/22
• 分類號: G11C16/22
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種數據恢復電路及具備數據恢復功能的裝置，數據恢復電路，包括：數據存儲電路和恢復邏輯電路，所述數據存儲電路與所述恢復邏輯電路相連接；所述數據存儲電路適于存儲在所述恢復邏輯電路斷電時的數據；所述恢復邏輯電路適于在斷電后再次上電時獲取所述數據存儲電路存儲的數據；其中，所述數據存儲電路和恢復邏輯電路彼此獨立供電。所述電路及裝置的功耗更低。

技術領域

本發明涉及電路領域，尤其涉及一種數據恢復電路及具備數據恢復功能的裝置。

背景技術

數據恢復的應用十分廣泛，數據恢復電路的主要功能是在電源重新接通后，恢復工作電路斷電之前的數據，而不至于造成數據的丟失。

現有的數據恢復電路功耗有待降低。

發明內容

本發明解決的技術問題是降低數據恢復電路的功耗。

為解決上述技術問題，本發明實施例提供一種數據恢復電路，包括：數據存儲電路和恢復邏輯電路，所述數據存儲電路與所述恢復邏輯電路相連接；所述數據存儲電路適于存儲在所述恢復邏輯電路斷電時的數據；所述恢復邏輯電路適于在斷電后再次上電時獲取所述數據存儲電路存儲的數據；其中，所述數據存儲電路和恢復邏輯電路彼此獨立供電。

可選的，所述數據存儲電路和恢復邏輯電路彼此獨立供電包括：所述數據存儲電路持續供電，所述恢復邏輯電路的供電受電源門控信號控制。

可選的，所述數據存儲電路的PMOS管與所述恢復邏輯電路中的PMOS管位于不同類型的阱。

可選的，所述數據存儲電路包括：傳輸門子電路和存儲子電路，所述傳輸門子電路的其中一端和所述恢復邏輯電路相連接，所述傳輸門子電路的另一端與所述存儲子電路相連接。

可選的，所述存儲子電路包括鎖存器電路和控制電路，所述控制電路適于控制所述鎖存器電路存儲在所述恢復邏輯電路斷電時的數據。

可選的，所述傳輸門子電路包括：第一PMOS管以及第一NMOS管；所述第一PMOS管的源極與所述第一NMOS管的源極相連接，共同連接至所述存儲子電路；所述第一PMOS管的漏極與所述第一NMOS管的漏極相連接，共同連接至所述恢復邏輯電路；所述第一PMOS管的柵極接入第一控制信號，所述第一NMOS管的柵極接入第二控制信號。

可選的，所述存儲子電路包括：第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、以及第四NMOS管；所述第二PMOS管的柵極和所述第二NMOS管的柵極相連接，共同連接至所述第一PMOS管的源極與所述第一NMOS管的源極；所述第二PMOS管的漏極與所述第二NMOS管的漏極相連接，共同連接至所述恢復邏輯電路；所述第二PMOS管的源極接入第一電平，所述第二NMOS管的源極接入第二電平；所述第三PMOS管的漏極接入所述第二電平，所述第三PMOS管的源極與所述第四PMOS管的漏極相連接，所述第三PMOS管的柵極與所述第四NMOS管的柵極相連接，共同連接至所述第二PMOS管的漏極與所述第二NMOS管的漏極；所述第四PMOS管的源極與所述第三NMOS管的源極相連接，共同連接至所述第二PMOS管的柵極與所述第二NMOS管的柵極，所述第四PMOS管的柵極接入所述第二控制信號；所述第三NMOS管的柵極接入所述第一控制信號，所述第三NMOS管的漏極與所述第四NMOS管的源極相連接；所述第四NMOS管的漏極接入第一電平；所述第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管的襯底均連接至所述第一電平，所述第一電平為邏輯高電平。

可選的，所述第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管位于相同的阱。

可選的，所述恢復邏輯電路包括反相器，所述反相器的兩端分別連接至所述第一PMOS管的漏極和所述第二PMOS管的漏極。

可選的，所述第一控制信號與所述第二控制信號的邏輯電平相反。