[發明專利]半導體結構的形成方法

有效

• 申請號: 201610664696.7
• 申請日: 2016-08-12
• 公開（公告）號: CN107731739B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 張城龍;何其暘;王彥
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底包括器件區域和圍繞所述器件區域的外圍區域，所述器件區域基底和外圍區域基底中均形成有底層金屬互連結構；

在所述基底上形成介質層；

在所述外圍區域介質層內形成第一凹槽，所述第一凹槽具有第一深度；

在所述器件區域介質層內形成第二凹槽，所述第二凹槽具有第二深度，且所述第二深度值大于所述第一深度值；

刻蝕所述第二凹槽底部和側壁的介質層以及第一凹槽底部的介質層，在器件區域介質層內形成露出所述底層金屬互連結構的第一開口，在外圍區域介質層內形成露出所述底層金屬互連結構的第二開口；

向所述第一開口內填充導電材料，形成第一金屬互連結構，向所述第二開口內填充導電材料，形成第二金屬互連結構；

在所述基底上形成介質層的步驟包括：在所述基底上形成介電層；

在所述介電層上形成氧化層；

在所述氧化層上形成圖形化的硬掩膜層，所述器件區域的硬掩膜層內具有第一掩膜開口，所述外圍區域的硬掩膜層內具有第二掩膜開口；

刻蝕所述第二凹槽底部和側壁的介質層以及第一凹槽底部的介質層的步驟中，以所述圖形化的硬掩膜層為掩膜進行刻蝕。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一深度值和第二深度值的比值為0.2至0.8。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，在器件區域介質層內形成露出所述底層金屬互連結構的第一開口的步驟中，所述第一開口包括相互貫通的溝槽和通孔，所述溝槽底部和通孔頂部相連通且所述溝槽開口尺寸大于所述通孔開口尺寸。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，提供基底后，在所述基底上形成介質層之前，所述形成方法還包括：在所述基底上形成刻蝕阻擋層；

在所述基底上形成介質層的步驟中，在所述刻蝕阻擋層上形成所述介質層。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，形成所述第一開口和第二開口的步驟包括：對所述第二凹槽底部和側壁的介質層以及第一凹槽底部的介質層進行主刻蝕工藝，直至露出所述刻蝕阻擋層；在器件區域介質層內形成相互貫通的溝槽和初始通孔，在外圍區域介質層內形成初始開口；其中所述溝槽底部和初始通孔頂部相連通且所述溝槽底部開口尺寸大于所述初始通孔頂部開口尺寸；

對所述初始通孔底部和初始開口底部的刻蝕阻擋層進行過刻蝕工藝，在器件區域介質層內形成露出所述底層金屬互連結構的通孔，在外圍區域介質層內形成露出所述底層金屬互連結構的第二開口；其中，所述溝槽底部和所述通孔頂部相連通構成第一開口，且所述溝槽底部開口尺寸大于所述通孔頂部開口尺寸。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述主刻蝕工藝和所述過刻蝕工藝均為等離子干法刻蝕工藝。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，所述主刻蝕工藝的工藝參數包括：刻蝕氣體為CF₄、CHF₃、CH₂F₂或C₄F₈，稀釋氣體為N₂、O₂、CO、He或Ar，所述刻蝕氣體的氣體流量為10sccm至200sccm，所述稀釋氣體的氣體流量為10sccm至200sccm，腔室壓強為30mTorr至200mTorr。

8.如權利要求6所述的半導體結構的形成方法，其特征在于，所述過刻蝕工藝的工藝參數包括：刻蝕氣體為CF₄、CHF₃、CH₂F₂或C₄F₈，稀釋氣體為N₂、O₂、CO、He或Ar，所述刻蝕氣體的氣體流量為10sccm至2000sccm，所述稀釋氣體的氣體流量為10sccm至2000sccm，腔室壓強為30mTorr至1000mTorr。