[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610664338.6
• 申請(qǐng)日: 2016-08-12
• 公開（公告）號(hào): CN107731753B
• 公開（公告）日: 2020-07-10
• 發(fā)明（設(shè)計(jì)）人: 謝欣云
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L21/336
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：形成基底，所述基底包括：襯底，位于襯底上的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)兩側(cè)襯底中的源漏摻雜區(qū)，位于所述襯底和柵極結(jié)構(gòu)頂部上的介質(zhì)層；形成貫穿所述介質(zhì)層的接觸孔，所述接觸孔底部延伸至所述源漏摻雜區(qū)中；形成所述接觸孔之后，通過摻雜工藝在所述源漏摻雜區(qū)中摻入摻雜離子，在所述接觸孔底部和側(cè)壁暴露出的源漏摻雜區(qū)中形成摻雜層；在形成所述摻雜層之后，在所述接觸孔中形成插塞。所述形成方法能夠使摻雜離子在所述源漏摻雜區(qū)中分布均勻，從而能夠使插塞與源漏摻雜區(qū)之間的電阻率分布較均勻，進(jìn)而能夠改善所形成半導(dǎo)體結(jié)構(gòu)性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，半導(dǎo)體器件的特征尺寸逐漸變小。關(guān)鍵尺寸的縮小意味著在芯片上可布置更多數(shù)量的晶體管，同時(shí)給半導(dǎo)體工藝提出了更高的要求。

源漏摻雜區(qū)和柵極結(jié)構(gòu)是晶體管的重要組成部分。晶體管通過在源漏摻雜區(qū)上形成插塞實(shí)現(xiàn)與外部電路的電連接。源漏摻雜區(qū)摻雜離子的濃度對(duì)插塞與源漏摻雜區(qū)之間的接觸電阻具有很大影響，源漏摻雜區(qū)摻雜離子濃度越高，所述接觸電阻越小。因此，在形成所述硅化物之前，往往通過對(duì)源漏摻雜區(qū)進(jìn)行摻雜來降低所述接觸電阻。

然而，現(xiàn)有技術(shù)形成的半導(dǎo)體結(jié)構(gòu)的源漏摻雜區(qū)與插塞之間的接觸電阻率分布不均勻，半導(dǎo)體結(jié)構(gòu)性能不穩(wěn)定。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，能夠改善所形成半導(dǎo)體結(jié)構(gòu)性能。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：形成基底，所述基底包括：襯底，位于襯底上的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)兩側(cè)襯底中的源漏摻雜區(qū)，位于所述襯底和柵極結(jié)構(gòu)頂部上的介質(zhì)層；形成貫穿所述介質(zhì)層的接觸孔，所述接觸孔底部延伸至所述源漏摻雜區(qū)中；形成所述接觸孔之后，通過摻雜工藝在所述源漏摻雜區(qū)中摻入摻雜離子，在所述接觸孔底部和側(cè)壁暴露出的源漏摻雜區(qū)中形成摻雜層；在形成所述摻雜層之后，在所述接觸孔中形成插塞。

可選的，所述摻雜工藝具有各向同性；所述摻雜工藝為等離子體摻雜工藝。

可選的，所述源漏摻雜區(qū)用于形成NMOS晶體管，所述摻雜離子為磷離子、砷離子或銻離子。

可選的，所述源漏摻雜區(qū)用于形成PMOS晶體管，所述摻雜離子為硼離子或銦離子。

可選的，所述摻雜層中摻雜的離子濃度大于5E14atoms/cm²；所述摻雜工藝的工藝參數(shù)包括：摻雜劑量為1E15atoms/cm²～5E15atoms/cm²，摻雜能量為：10eV～20KeV，氣壓為1mtorr～1000mtorr溫度為25℃～800℃。

可選的，在所述接觸孔中形成插塞之前，還包括：對(duì)所述摻雜層進(jìn)行防擴(kuò)散處理。

可選的，通過離子注入對(duì)所述摻雜層進(jìn)行防擴(kuò)散處理，在所述摻雜層中注入重離子。

可選的，所述重離子的原子量大于所述摻雜離子的原子量。

可選的，通過等離子體摻雜進(jìn)行所述防擴(kuò)散處理，在所述摻雜層中摻入重離子，所述重離子的原子量大于所述摻雜離子的原子量。

可選的，所述源漏摻雜區(qū)用于形成NMOS晶體管，所述摻雜離子為磷離子；所述重離子為砷離子或銻離子。

可選的，所述源漏摻雜區(qū)用于形成PMOS晶體管，所述摻雜離子為硼離子；對(duì)所述摻雜層進(jìn)行離子注入的注入離子為銦離子。

可選的，所述離子注入的工藝參數(shù)包括：注入能量為200eV～20KeV；注入劑量小于1E14atoms/cm²；注入角度為0度～20度。