[發(fā)明專利]一種電子設(shè)備及電子設(shè)備控制方法

有效

• 申請?zhí)枺?/td>: 201610658583.6
• 申請日: 2016-08-11
• 公開（公告）號: CN106325857B
• 公開（公告）日: 2019-09-20
• 發(fā)明（設(shè)計）人: 程鴻博
• 申請（專利權(quán)）人: 邁普通信技術(shù)股份有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401;G06F9/445
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

本發(fā)明的實施例提供一種電子設(shè)備及電子設(shè)備控制方法，涉及電子技術(shù)領(lǐng)域，能夠在CPLD進行升級或更新時使CPU從正常工作的存儲模塊中讀取啟動程序，包括：中央處理器CPU、第一存儲模塊、第二存儲模塊、復(fù)雜可編程邏輯器件CPLD以及切換模塊；CPU被配置當CPU上一次讀取啟動程序的存儲模塊為第一存儲模塊時，在CPLD進行升級前向切換模塊發(fā)送第一切換信息；當CPU上一次讀取啟動程序的存儲模塊為第二存儲模塊時，在CPLD進行升級前向切換模塊發(fā)送第二切換信息；切換模塊被配置為當接收到第一切換信息時，將第一存儲模塊與CPU導(dǎo)通并將第一存儲模塊與CPLD斷開；當接收到第二切換信息時，將第二存儲模塊與CPU導(dǎo)通并將第二存儲模塊與CPLD斷開。本發(fā)明用于電子設(shè)備。

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種電子設(shè)備及電子設(shè)備控制方法。

背景技術(shù)

隨著現(xiàn)代半導(dǎo)體工藝技術(shù)突飛猛進，中央處理器(英文全稱：Central ProcessingUnit，英文簡稱：CPU)得到了非常廣泛的應(yīng)用，特別在通信類設(shè)備中，CPU被用于承擔電子設(shè)備的管理、控制、數(shù)據(jù)報文轉(zhuǎn)發(fā)等處理任務(wù)。在實際使用中，在啟動CPU的初始化過程中，CPU需要通過加載指定的啟動程序如基本輸入輸出系統(tǒng)(英文全稱：Basic Input/OutputSystem，英文簡稱：BIOS)程序來實現(xiàn)CPU的初始化。

現(xiàn)有技術(shù)中通常將啟動程序存儲在串行外圍設(shè)備接口(英文全稱：

serial peripheral interface，英文簡稱：SPI)閃存(英文全稱：EEPROMMemoryFlash，英文簡稱：Flash)中，同時為了保證不會因為SPI-FLASH出現(xiàn)故障導(dǎo)致CPU讀取啟動程序失敗從而使CPU無法啟動，通常為CPU配置兩個存儲有相同啟動程序的SPI-FLASH，并且由復(fù)雜可編程邏輯器件(英文全稱：Complex Programmable Logic Device，英文簡稱：CPLD)控制把上述兩個SPI-FLASH中的一個SPI-FLASH連接至CPU，當上述兩個SPI-FLASH中的一個SPI-FLASH出現(xiàn)故障時，CPLD自動控制把上述兩個SPI-FLASH中的另一個SPI-FLASH連接至CPU，使CPU能夠讀取啟動程序并成功啟動。

雖然上述方案可以在一個SPI-FLASH出現(xiàn)故障時使CPU能夠成功讀取啟動程序，但由于在實際使用中，CPLD常常還用于承擔其所在單板上的其它板級管理/控制功能，因此CPLD自身具有代碼升級更新的需求，而對CPLD進行代碼升級更新需要在CPU已啟動前提下進行，同時當CPLD進行代碼升級或更新時，CPLD的邏輯會失效，使SPI-FLASH至CPU之間的連接中斷。因此若CPLD的代碼升級或更新失敗，或者升級或更新過程中出現(xiàn)其它嚴重故障，例如斷電，或CPU程序掛死等，當CPU再次啟動，此時CPLD邏輯失效，使SPI-FLASH與CPU連接斷開，從而導(dǎo)致CPU無法正常啟動，需將CPU相關(guān)的電子設(shè)備返廠進行人工CPLD升級，從而降低了CPU所在電子設(shè)備的可靠性，提高了CPU所在電子設(shè)備的維護成本。

發(fā)明內(nèi)容

本申請?zhí)峁┮环N電子設(shè)備及電子設(shè)備控制方法，能夠在CPLD進行升級或更新時使CPU從正常工作的存儲模塊中讀取啟動程序。

第一方面，本發(fā)明的實施例提供了一種電子設(shè)備，包括：中央處理器CPU、第一存儲模塊、第二存儲模塊、復(fù)雜可編程邏輯器件CPLD以及切換模塊；CPU，被配置當CPU上一次讀取啟動程序的存儲模塊為第一存儲模塊時，在CPLD進行升級前向切換模塊發(fā)送第一切換信息；當CPU上一次讀取啟動程序的存儲模塊為第二存儲模塊時，在CPLD進行升級前向切換模塊發(fā)送第二切換信息；切換模塊，被配置為當接收到第一切換信息時，將第一存儲模塊與CPU導(dǎo)通并將第一存儲模塊與CPLD斷開；當接收到第二切換信息時，將第二存儲模塊與CPU導(dǎo)通并將第二存儲模塊與CPLD斷開。