[發明專利]一種步進驅動器系統及其控制PWM時序和死區的方法有效
| 申請號: | 201610644689.0 | 申請日: | 2016-08-08 |
| 公開(公告)號: | CN107707164B | 公開(公告)日: | 2020-03-17 |
| 發明(設計)人: | 黃忠報;王衛東;王靜 | 申請(專利權)人: | 東莞市一能機電技術有限公司 |
| 主分類號: | H02P8/00 | 分類號: | H02P8/00;H02M1/38 |
| 代理公司: | 廣州市南鋒專利事務所有限公司 44228 | 代理人: | 羅曉聰 |
| 地址: | 523000 廣東省東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 步進 驅動器 系統 及其 控制 pwm 時序 死區 方法 | ||
1.一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:
該步進驅動器包括:微處理器、與微處理器連接的FPGA模塊、與FPGA模塊連接的功率驅動芯片、以及通過功率驅動芯片驅動的功率管;所述的FPGA模塊外接有基準時鐘信號CLK;
首先,微處理器接收到外部指令后發出PWM控制信號,PWM控制信號先通過FPGA模塊,FPGA模塊產生兩路上下互補帶死區的PWM信號,然后通過功率驅動芯片驅動功率管,完成PWM調制;FPGA模塊產生兩路上下互補帶死區的PWM信號,即PWMH和PWML信號,用于驅動功率管的上橋功率管和下橋功率管;
所述的FPGA模塊實現對PWM死區控制,死區時間td根據驅動器功率的大小設置在0.5us到1us之間,并且根據處理器發出的使能信號EN和過流信號Iin,控制PWM的關機時序;
當微處理器給FPGA模塊發出使能信號EN,FPGA模塊收到微處理器的使能信號EN為有效狀態后,FPGA模塊所控制的PWM輸出才處于有效狀態;
當FPGA模塊收到使能信號EN為無效信號后,FPGA模塊輸出的上橋AH1立即變為無效狀態,下橋信號需要先導通一定時間th再關閉;
當使能信號EN變為無效信號的時刻發生在死區產生區間時,先等待死區時間控制完成后,再關閉上橋AH1并導通下橋AL1,再經過th時間后關閉AL1;
在下橋AL1為有效狀態而上橋AH1為無效狀態期間,使能信號EN變為無效狀態時,保持AH1為無效狀態延長th時間后關閉AL1;
在下橋AL1為無效狀態而上橋AH1為有效狀態期間使能信號EN變為無效狀態時,要先同時關閉AH1和AL1,經過死區時間td后,AH1繼續保持為無效狀態,置AL1為有效狀態,再經過時間th后再把AL1置為無效狀態,由此完成PWM的關閉功能。
2.根據權利要求1所述的一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:FPGA模塊還連接外部復位信號RST,當步進驅動器剛通電時,RST信號處于無效狀態,此時FPGA模塊的內部寄存器清零,關閉PWM輸出,經過設定時間后再變為有效狀態,FPGA模塊開始進入工作狀態。
3.根據權利要求1所述的一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:所述的步進驅動器功率管向FPGA模塊反饋過流信號;當FPGA模塊檢測到過流信號后直接關閉PWM,并向微處理器發送報警信號。
4.根據權利要求1所述的一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:FPGA模塊檢測到過流信號后,自動進行逐波限流,并給微處理器發出過流的報警信號,微處理器根據過流情況向FPGA模塊發出關閉PWM信號。
5.根據權利要求4所述的一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:所述的逐波限流為,當FPGA模塊檢測到過流信號后,關閉輸出的兩路互補PWMH和PWML信號,待下一個輸入的PWM上升沿到來時,如果過流信號已經消失,則恢復PWM導通;在PWM上升沿還沒到來時,即使過流信號已經無效也不能恢復輸出兩路互補PWMH和PWML。
6.根據權利要求1所述的一種步進驅動器系統控制PWM時序和死區的方法,其特征在于:所述的步進驅動器包含兩相驅動器和三相驅動器。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東莞市一能機電技術有限公司,未經東莞市一能機電技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610644689.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電力柜線纜防護套自動穿線器
- 下一篇:一種線纜激光切割剝皮設備





