[發明專利]FinFET器件的制造方法

有效

• 申請號: 201610643226.2
• 申請日: 2016-08-08
• 公開（公告）號: CN107706110B
• 公開（公告）日: 2020-03-13
• 發明（設計）人: 黃敬勇;王彥;肖芳元
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明提供一種FinFET器件的制造方法，在相鄰鰭片之間形成第一隔離結構并在單個鰭片上形成第二隔離結構后，在所述第一隔離結構、第二隔離結構和硬掩膜層表面上形成分立的犧牲層結構，利用分立的犧牲層結構為掩膜，保護第二隔離結構并對第一隔離結構進行第一次回刻蝕，使得第一隔離結構和第二隔離結構產生高度差，在移除所述分立的犧牲層結構以及硬掩膜層之后，再對所述第一隔離結構進行第二次回刻蝕以及對第二隔離結構進行首次回刻蝕，使高出所述第一隔離結構的頂部的鰭片作為FinFET器件的鰭片，而高于所述鰭片的頂部的所述第二隔離結構作為FinFET器件的SDB隔離結構，該SDB隔離結構不會偏出現堆疊偏差，隔離性能良好，進而提高了器件性能。

技術領域

本發明涉及半導體器件制造技術領域，尤其涉及一種具有單擴散隔斷隔離結構的FinFET器件的制造方法。

背景技術

隨著半導體工業已經進入到16nm納米技術工藝節點，諸如鰭式場效應晶體管(FinFET)等三維結構的設計成為本領域關注的熱點。如圖1所示，FinFET一般具有從襯底10上向上垂直延伸的多個薄的“鰭”(或鰭片結構)11，在該鰭片11中形成FinFET的溝道，在鰭片11上方形成有柵極結構12，在柵極結構12的兩側的鰭中形成有源區和漏區13，且相鄰的鰭片11之間通過隔離結構14隔離開來。

隨著器件的不斷小型化，為了制作尺寸更小、分布更密集的鰭片11，隔離結構14的制作也出現了新的技術，例如一種單擴散隔斷隔離結構(single diffusion breakisolation structures，SDB隔離結構)的制造技術，其一般分布在沿鰭片11的長度方向上，通過去除鰭片11的某些區域，在鰭片11中形成一個甚至多個隔斷溝槽，這些溝槽中填充二氧化硅等絕緣材料后，可以將鰭片11分隔成多個小鰭片，由此可以防止鰭片11兩相鄰區域之間以及相鄰的兩個鰭片11之間的漏電流，還可以避免鰭片11中形成的源區和漏區之間的橋接(source-drainbridge)。因此，SDB隔離結構的制造工藝及其成形結構等的好壞會影響SDB隔離結構的隔離性能，甚至會對其周圍的鰭片和柵極結構造成缺陷，進而影響FinFET器件的性能。

發明內容

本發明的目的在于提供一種FinFET器件的制造方法，能夠形成性能較好的單擴散隔斷隔離結構(即SDB隔離結構)，提高器件的整體性能。

為解決上述問題，本發明提出一種FinFET器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底上依次形成刻蝕阻擋層和硬掩膜層；

對所述硬掩膜層、刻蝕阻擋層以及半導體襯底進行刻蝕，刻蝕停止在所述半導體襯底內，以在所述半導體襯底中形成多個鰭片，且相鄰的所述鰭片之間具有第一溝槽，至少一個所述鰭片上具有第二溝槽；

對所述第一溝槽和第二溝槽進行隔離材料填充，并平坦化所述隔離材料至所述硬掩膜層頂部表面，以形成填充在所述第一溝槽中的第一隔離結構以及填充在所述第二溝槽中的第二隔離結構；

在所述第一隔離結構、第二隔離結構以及硬掩膜層的表面上覆蓋犧牲層，刻蝕所述犧牲層至所述硬掩膜層頂部表面，以在沿所述鰭片的長度延伸方向上形成分立的犧牲層結構，所述犧牲層結構完全覆蓋所述第二隔離結構的頂部表面；

對所述第一隔離結構進行第一次回刻蝕，使所述第一隔離結構的頂部低于所述硬掩膜層的頂部；

移除所述犧牲層結構以及所述硬掩膜層，并對所述第一隔離結構進行第二次回刻蝕以及對第二隔離結構進行回刻蝕，使所述第一隔離結構的頂部低于所述鰭片的頂部，而所述第二隔離結構的頂部高于所述鰭片的頂部。

進一步，所述多個鰭片沿平行于所述半導體襯底的方向均勻分布，所有所述第一溝槽的尺寸相同。

進一步的，所述第一溝槽和所述第二溝槽的深度相同，但寬度不同。