[發(fā)明專利]一種半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201610633451.8
• 申請日: 2016-08-04
• 公開（公告）號: CN107689393B
• 公開（公告）日: 2020-11-10
• 發(fā)明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發(fā)明提供一種半導體器件及其制造方法，所述半導體器件包括：半導體襯底；位于所述半導體襯底上的金屬柵極；以及位于所述金屬柵極與所述半導體襯底之間的覆蓋層，所述覆蓋層具有漸變的Si摻雜濃度。本發(fā)明提供的半導體器件，其中的覆蓋層具有較高的擴散阻擋能力和較低的電阻。

技術領域

本發(fā)明涉及半導體制造工藝，具體而言涉及一種半導體器件及其制造方法。

背景技術

在CMOS集成電路工藝中，隨著器件尺寸的不斷縮小，要求柵介質厚度不斷減薄，而柵極漏電流則隨著柵介質厚度的減薄呈指數(shù)增大，這就使得高K介質材料的使用成為必然。而傳統(tǒng)的多晶硅柵電極由于多晶硅耗盡效應、硼穿通、與高K介質存在不兼容性(如費米能級釘扎)等問題而會被金屬性柵電極材料來替代。

在高K介質/金屬柵結構中，在電場的作用下，金屬柵極中的金屬及柵介質層中的氧等會擴散到功函數(shù)層中，引起功函數(shù)的漂移，使器件性能降低甚至失效。因此需要在高K介質層與功函數(shù)層之間以及金屬金屬柵極與功函數(shù)層之間加入擴散阻擋層。目前常用的擴散阻擋層為TiN層。然而，TiN層為多晶和柱狀晶微結構，具有較多的晶界，在電場的作用下，柵電極中的金屬及柵介質層中的氧等很容易經由其晶界擴散進功函數(shù)層。研究發(fā)現(xiàn)，加入Si元素可阻止TiN柱狀晶生長，形成無定形結構，因而Si摻雜TiN層(TiSiN)可提高TiN層的擴散阻擋能力。然而，TiSiN的電阻較高，采用TiSiN擴散阻擋層將提高柵極電阻，從而降低器件性能。

因此，為解決現(xiàn)有技術中的上述技術問題，有必要提出一種新的半導體器件的制造方法

發(fā)明內容

針對現(xiàn)有技術的不足，本發(fā)明提供一種新型的半導體器件，包括：半導體襯底；位于所述半導體襯底上的金屬柵極；以及位于所述金屬柵極與所述半導體襯底之間的覆蓋層，所述覆蓋層具有漸變的Si摻雜濃度。

示例性地，所述覆蓋層包括位于柵介質層與功函數(shù)層之間的第一擴散阻擋層，所述第一擴散阻擋層的Si摻雜濃度由柵介質層到功函數(shù)層方向逐漸降低。

示例性地，所述覆蓋層包括位于功函數(shù)層與金屬柵極之間的第二擴散阻擋層，所述第二擴散阻擋層的Si摻雜濃度由金屬柵極到功函數(shù)層方向逐漸降低。

示例性地，還包括位于所述第一擴散阻擋層與所述功函數(shù)層之間的第三擴散阻擋層。

示例性地，還包括位于所述第二擴散阻擋層與所述功函數(shù)層之間的第四擴散阻擋層。

示例性地，所述第一和第二擴散阻擋層包括TiSiN層。

示例性地，所述第三和第四擴散阻擋層包括TiN層。

示例性地，所述第一擴散阻擋層與第三擴散阻擋層的厚度比為2-3。

示例性地，所述第二擴散阻擋層與第四擴散阻擋層的厚度比為2-3。

本發(fā)明還提供一種半導體器件的制造方法，包括：提供半導體襯底；在所述半導體襯底上形成覆蓋層，所述覆蓋層具有漸變的Si摻雜濃度；在所述覆蓋層上形成金屬柵極。

示例性地，所述覆蓋層包括位于柵介質層與功函數(shù)層之間的第一擴散阻擋層，所述第一擴散阻擋層的Si摻雜濃度由柵介質層到功函數(shù)層方向逐漸降低。

示例性地，所述覆蓋層包括位于功函數(shù)層與金屬柵極之間的第二擴散阻擋層，所述第二擴散阻擋層的Si摻雜濃度由金屬柵極到功函數(shù)層方向逐漸降低。

示例性地，還包括位于所述第一擴散阻擋層與所述功函數(shù)層之間的第三擴散阻擋層。

示例性地，還包括位于所述第二擴散阻擋層與所述功函數(shù)層之間的第四擴散阻擋層。

示例性地，所述第一和第二擴散阻擋層包括TiSiN層。

示例性地，所述第三和第四擴散阻擋層包括TiN層。