[發明專利]一種頻譜混疊的未知信號檢測系統

在審

• 申請號: 201610629566.X
• 申請日: 2016-08-03
• 公開（公告）號: CN107688168A
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 楊洋;隋修寶;陳錢;顧國華
• 申請（專利權）人: 南京理工大學
• 主分類號: G01S7/41
• 分類號: G01S7/41
• 代理公司: 南京理工大學專利中心32203
• 代理人: 孟睿

技術領域

本發明屬于電子對抗情報偵察技術領域，特別是一種可在頻譜混疊情況下檢測信號并進行測頻形成脈沖字的系統。

背景技術

近年來，隨著作戰理論的不斷發展和作戰形式的不斷變化，情報偵察面臨的環境越來越復雜，迅速發展的先進干擾和抗干擾通信技術也對情報偵察提出了越來越高的要求。為了應對面臨的挑戰，改變情報偵察系統不能一直是電子對抗領域內的研究熱點。作為情報偵察系統的核心，情報偵察接收機的功能是完成對無線電通信信號進行搜索、截獲、測量、分析、識別、監視，以及對輻射源進行測向和定位，以便獲得信號的技術參數、輻射源位置、相關信息和情報。隨著情報偵察技術的發展，基于軟件無線電技術的偵察接收機成為情報偵察接收機發展的必然趨勢。

當前的情報偵察接收機一般采用FPGA或DSP完成相關偵察算法，FPGA速度快，成本高，靈活性較差。DSP速度較快，靈活性較好。情報偵察接收機屬于被動接收雷達，環境中大部分時間并沒有目標，若使用FPGA實現時時偵察，成本會很高，大部分時間計算的偵察結果并沒有意義。若使用DSP實現相關算法，DSP實時性較差。不論使用FPGA還是DSP實現相關算法，頻譜都不可以發生混疊。

發明內容

本發明的目的是為了克服現有方法頻譜不允許混疊，對硬件條件要求過高的不足，提出一種能在頻譜混疊情況下仍然可以檢測未知信號的檢測系統，該系統將FPGA的速度快與DSP的靈活性結合起來，進一步提高情報偵察接收機的偵察性能，降低成本，能夠滿足我軍對信息進行準確截獲和偵察的需求。

為了解決上述技術問題，本發明提供一種頻譜混疊的未知信號檢測系統，包括AD采樣模塊、抽取模塊、FFT模塊、通道選擇模塊、自相關檢測模塊、DDR3存儲模塊、SRIO通信模塊、DSP精測頻模塊組成；其中AD采樣模塊、抽取模塊、FFT模塊、通道選擇模塊、自相關檢測模塊在FPGA中實現。

進一步，AD采樣模塊對模擬信號進行采樣，獲得原始采樣信號；FFT模塊將抽取后的時域信號做FFT處理，將時域信號變換到為頻域信號；通道選擇模塊將不同頻率的頻域信號選擇出來發送給各頻率對應的自相關檢測模塊；自相關檢測模塊將FFT模塊輸出的信號進行復乘積分累，將積分結果與給定的雙門限值比較，若大于高門限，則斷定為有目標；若低于低門限，則判定為無目標；若在高門限與低門限之間，則保持目標狀態不變；當斷定為有目標時，將對應的原始采樣信號存入DDR3存儲模塊；DSP精測頻模塊通過SRIO通信模塊讀取DDR3存儲模塊中的原始采樣信號并進行精測頻，形成脈沖字

本發明與現有技術相比，其顯著優點在于，檢測信號速率無需滿足奈奎斯特定理或帶通采樣定理，在頻譜發生混疊的條件下仍可檢測到信號；即可滿足對檢測信號功能的需求，又可在FPGA高速實現，并可以大量減少FPGA邏輯資源，成本大大降低，具有易實現及靈活度高等優點。

附圖說明

圖1為本發明頻譜混疊的未知信號檢測系統結構示意。

圖2為原信號頻譜圖。

圖3為帶通采樣后頻譜圖。

圖4為抽取頻譜圖。

圖5為自相關流程圖。

圖6為存儲模塊工作流程圖。

圖7為SRIO接口模塊示意圖。

具體實施方式

容易理解，依據本發明的技術方案，在不變更本發明的實質精神的情況下，本領域的一般技術人員可以想象出本發明頻譜混疊的未知信號檢測系統的多種實施方式。因此，以下具體實施方式和附圖僅是對本發明的技術方案的示例性說明，而不應當視為本發明的全部或者視為對本發明技術方案的限制或限定。

結合附圖，本發明所述頻譜混疊的未知信號檢測系統，在于實現頻譜混疊條件下對未知信號的檢測功能。該系統由AD采樣模塊、抽取模塊、FFT模塊、通道選擇模塊、自相關檢測模塊、DDR3存儲模塊、SRIO通信模塊、DSP精測頻模塊組成；其中AD采樣模塊、抽取模塊、FFT模塊、通道選擇模塊、自相關檢測模塊在FPGA中實現；

AD采樣模塊對模擬信號進行采樣，獲得原始采樣信號。因AD采樣滿足奈奎斯特定理或帶通采樣定理，故AD采樣率較高(例如Fs＝400MHz)，FPGA無法達到如此高的工作頻率。為在FPGA上實現相應算法，本發明使用抽取模塊對原始采樣信號進行抽取降速，例如降為200MHz。此時，抽取后的信號已不滿足奈奎斯特定理或帶通采樣定理，頻譜已混疊。

FFT模塊將抽取后的時域信號做FFT處理，將時域信號變換到為頻域信號；