[發明專利]半導體裝置的制造方法和襯底處理裝置

在審

• 申請號: 201610615796.0
• 申請日: 2016-07-28
• 公開（公告）號: CN107293514A
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 蘆原洋司;大橋直史;竹田剛;菊池俊之
• 申請（專利權）人: 株式會社日立國際電氣
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/67
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 楊宏軍,李文嶼

技術領域

本發明涉及半導體裝置的制造方法和襯底處理裝置。

背景技術

近年來，半導體裝置有高度集成化的傾向，隨之而來的是布線間的細微化。因此，存在布線間電容變大，引起信號的傳播速度降低等問題。于是，要求將布線間盡可能低介電常數化。

發明內容

發明所要解決的技術問題

作為實現低介電常數化的方法之一，人們正在研究在布線間設置空隙的空氣間隙構造。作為形成空氣間隙構造的空隙的方法，例如有對布線間進行蝕刻的方法。例如專利文獻1中記載了空氣間隙的形成方法。

可是，由于加工精度的問題，在形成圖案形成的時候有時會發生對不準(misalignment)。因此，存在電路特性變差這樣的問題。

于是，本發明的目的是提供一種針對形成有空氣間隙的半導體裝置能夠實現良好的特性的技術。

專利文獻1：日本特開2006-334703

解決技術問題所采取的技術手段

為了解決上述技術問題，本發明提供一項技術，該項技術包括將襯底搬入到處理室中的工序和形成第二防擴散膜的工序。所述的襯底具有：第一布線層，其包括第一層間絕緣膜、形成在所述第一層間絕緣膜之上用作布線的多個含銅膜、使所述含銅膜間絕緣的布線間絕緣膜以及設于所述多個含銅膜之間的空隙；和第一防擴散膜，該第一防擴散膜形成在所述含銅膜上表面的一部分的表面之上，抑制所述含銅膜的成分擴散。所述第二防擴散膜形成在所述含銅膜之上的沒有形成所述第一防擴散膜的其他部分的表面之上，抑制所述含銅膜的成分擴散。

發明的技術效果

根據涉及本發明的技術，能夠提供一種針對形成有空氣間隙的半導體裝置能夠實現良好的特性的技術。

附圖說明

圖1是對涉及一個實施方式的半導體器件的制造流程進行說明的說明圖。

圖2是涉及一個實施方式的晶片的說明圖。

圖3是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖4是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖5是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖6是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖7是對涉及一個實施方式的襯底處理裝置進行說明的說明圖。

圖8是對涉及一個實施方式的襯底處理裝置進行說明的說明圖。

圖9是對形成涉及一個實施方式的第二防擴散膜的流程進行說明的說明圖。

圖10是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖11是對涉及一個實施方式的晶片的處理狀態進行說明的說明圖。

圖12是對涉及一個實施方式的襯底處理裝置進行說明的說明圖。

圖13是對形成涉及一個實施方式的第二防擴散膜的流程進行說明的說明圖。

附圖標記說明

200 晶片(襯底)

201 處理空間

202 腔室

212 襯底載置臺

具體實施方式

(第一實施方式)

以下關于本發明的第一實施方式進行說明。

用圖1說明半導體裝置的制造工序的一個工序。

(布線層形成工序S101)

對布線層形成工序S101進行說明。

關于布線層形成工序S101，用圖2進行說明。圖2是說明形成半導體晶片200的布線層2006的圖。布線層2006形成在絕緣膜2001之上。在比絕緣膜2001靠下方處，存在有未作圖示的電極層，電極層中設有柵電極、陽極等結構。絕緣膜2001被用作與電極層絕緣的層間絕緣膜。

絕緣膜2001是例如多孔狀的含碳硅膜(SiOC膜)。絕緣膜2001之上形成有布線間絕緣膜2002。布線間絕緣膜2002用例如SiOC膜形成。

布線間絕緣膜2002中設有多個槽2003，槽2003的表面形成有阻擋膜2004。阻擋膜2004是例如氮化鉭膜(TaN膜)。阻擋膜2004之上形成有將在此后用作布線的含銅膜2005。含銅膜2005例如由銅構成。

形成了含銅膜2005之后，通過CMP(Chemical Mechanical Polishing)除去多余的含銅膜2005而使其成為圖2的狀態，使形成在各槽2003內的含銅膜2005之間絕緣。