[發明專利]一種半導體器件及其制作方法、電子裝置

有效

• 申請號: 201610607579.7
• 申請日: 2016-07-28
• 公開（公告）號: CN107665822B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: 張翼英;常榮耀
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種半導體器件及其制作方法、電子裝置，該制作方法包括：提供半導體襯底，所述半導體襯底包括核心區和外圍區，在所述核心區和外圍區上形成有圖形化的柵極疊層和有源區硬掩膜層，所述有源區硬掩膜層包括氧化物層和位于所述氧化物層之上的氮化物層；在所述外圍區形成用于形成隔離結構的第一溝槽；在所述核心區形成用于形成隔離結構的第二溝槽；填充所述第一溝槽和第二溝槽，并執行平坦化以形成隔離結構。該制作方法可以保持有源區關鍵尺寸穩定，進而可以形成符合設計要求的有源區關鍵尺寸。該半導體器件和電子裝置具有符合設計要求的有源區關鍵尺寸。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法、電子裝置。

背景技術

隨著半導體制程技術的發展，半導體器件的密度越來越大，關鍵尺寸越來越小。在某些制程中，由于間隙填充的限制，以及為了控制密集區(dense area)中的深寬比，某些器件有源區的刻蝕需要在核心區和外圍區形成深度不同的淺溝槽隔離結構(STI)，但是要通過刻蝕實現該目標是很困難的。因此，需要使用兩個掩膜來分離核心區和外圍區的刻蝕是必要的，但這會導入額外的濕法工藝。

而隨著關鍵尺寸的縮小，濕法工藝會對嚴重影響有源區的關鍵尺寸，使有源區關鍵尺縮小，甚至達不到設計尺寸要求，因此，為了降低濕法工藝對器件有源區關鍵尺寸的影響，有必要提出一種新的制作方法，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提出一種半導體器件的制作方法，可以避免濕法工藝對半導體器件有源區關鍵尺寸的影響，使有源區關鍵尺寸符合要求。

為了克服目前存在的問題，本發明一方面提供一種半導體器件的制作方法，該方法包括：提供半導體襯底，所述半導體襯底包括核心區和外圍區，在所述核心區和外圍區上形成有圖形化的柵極疊層和有源區硬掩膜層，所述有源區硬掩膜層包括氧化物層和位于所述氧化物層之上的氮化物層；在所述外圍區形成用于形成隔離結構的第一溝槽；在所述核心區形成用于形成隔離結構的第二溝槽；填充所述第一溝槽和第二溝槽，并執行平坦化以形成隔離結構。

進一步地，在所述外圍區形成用于形成隔離結構的第一溝槽的步驟包括：形成覆蓋所述核心區而暴露所述外圍區的光刻膠層；以所述光刻膠層和所述有源區硬掩膜層為掩膜刻蝕所述外圍區的半導體襯底，以形成用于形成隔離結構的第一溝槽；去除所述光刻膠層。

進一步地，在所述核心區形成用于形成隔離結構的第二溝槽的步驟包括：形成覆蓋所述外圍區而暴露所述核心區的光刻膠層；以所述光刻膠層和所述有源區硬掩膜層為掩膜刻蝕所述核心區的半導體襯底，以形成用于形成隔離結構的第二溝槽；去除所述光刻膠層。

進一步地，所述第一溝槽和所述第二溝槽的深度不同。

進一步地，所述第一溝槽的深度大于所述第二溝槽的深度。

進一步地，所述氮化物層的厚度為

進一步地，所述柵極疊層包括柵極氧化層、柵極電極層和硬掩膜層。

進一步地，在形成所述隔離結構的平坦化操作中以所述硬掩膜層為停止層。

本發明提出的半導體器件的制作方法，采用氧化物和氮化物組成的復合有源區硬掩膜層，與僅使用氧化物作為有源區硬掩膜層相比，由于氮化物不會受用于刻蝕氧化物的氫氟酸濕法工藝影響，因而可以保持有源區關鍵尺寸穩定，進而可以形成符合設計要求的有源區關鍵尺寸。