[發(fā)明專利]一種版圖邊界提取方法及裝置

有效

• 申請?zhí)枺?/td>: 201610565874.0
• 申請日: 2016-07-18
• 公開（公告）號: CN107633524B
• 公開（公告）日: 2020-09-29
• 發(fā)明（設計）人: 陳嵐;陳巍巍;龍爽;王家蕊
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06T7/13
• 分類號: G06T7/13;G06F30/392
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 李金;王寶筠

本發(fā)明提供一種版圖邊界提取方法及裝置，獲取集成電路版圖中每個矩形子模塊的頂點；對集成電路版圖中的矩形子模塊進行邊界提取；將模塊與其他未組合的矩形子模塊和/或者其他模塊進行組合，每組合一次對組合后得到的模塊進行邊界提取直至組合后的模塊為集成電路版圖；以組合成所述集成電路版圖的組成主體的頂點為依據(jù)，對所述組成主體的邊界進行整合，得到集成電路版圖的邊界，實現(xiàn)以矩形子模塊和/或模塊的頂點為依據(jù)，獲取集成電路版圖的邊界，并且在以矩形子模塊和/或模塊的頂點為依據(jù)獲取邊界時，可以同時獲取多個子模塊和/或模塊的頂點，實現(xiàn)對多個子模塊和/或模塊的邊界提取。

技術領域

本發(fā)明涉及集成電路版圖技術領域，特別涉及一種版圖邊界提取方法及裝置。

背景技術

隨著半導體制造工藝和集成電路設計能力的不斷進步，SoC(System-on-Chip，系統(tǒng)級芯片)中使用的存儲器數(shù)目日益增多，由于在同一個設計中需要各種大小不同或結構不同的存儲器，完全用全定制的方法設計這些存儲器變得非常困難。存儲器編譯器作為用來生成不同大小與功能的存儲器的有效工具而被廣泛使用。

在存儲器編譯器的使用中，首先需要快速地獲得所生成的存儲器IP(Intellectual Property，硅知識產(chǎn)權)核的邊界；并且為了保護存儲器編譯器開發(fā)方的核心技術，提供存儲器IP核的接口信息給用戶，該存儲器IP核的接口信息包括邊界。因此基于上述原因，快速的提取版圖邊界是存儲器編譯器的一項重要功能。

其中存儲器IP核的邊界是構成存儲器IP核的集成電路版圖的邊界，在集成電路版圖中，每個集成電路版圖中的子模塊都有一個多邊形邊界，所有子模塊的多邊形邊界構成集成電路版圖的邊界。雖然目前已有版圖邊界提取方法，但是目前的版圖邊界提取方法是基于多邊形分割為矩形子模塊后的斜率計算，其中矩形子模塊為所述集成電路中具有某種功能的電路。

發(fā)明內容

有鑒于此，本發(fā)明提供一種版圖邊界提取方法及裝置，基于集成電路版圖中每個矩形子模塊的頂點得到集成電路版圖的邊界。技術方案如下：

本發(fā)明提供一種版圖邊界提取方法，包括：

獲取集成電路版圖中每個矩形子模塊的頂點；

對所述集成電路版圖中的矩形子模塊進行邊界提取，其中所述邊界提取過程包括：將所述集成電路版圖中相鄰的至少兩個矩形子模塊進行組合，以組合的每個所述矩形子模塊的頂點為依據(jù)，對組合的每個矩形子模塊的邊界進行整合，得到組合至少兩個矩形子模塊后形成的模塊的邊界；

將所述模塊與其他未組合的所述矩形子模塊和/或者其他所述模塊進行組合，每組合一次對組合后得到的模塊進行邊界提取直至組合后的模塊為所述集成電路版圖；

以組合成所述集成電路版圖的組成主體的頂點為依據(jù)，對所述組成主體的邊界進行整合，得到集成電路版圖的邊界，其中所述組成主體為組成所述集成電路版圖的模塊的集合，或者所述組成主體為組成所述集成電路版圖的模塊和矩形子模塊的集合。

優(yōu)選地，將所述集成電路版圖中相鄰的至少兩個矩形子模塊進行組合，以組合的每個所述矩形子模塊的頂點為依據(jù)，對組合的每個矩形子模塊的邊界進行整合，得到組合至少兩個矩形子模塊后形成的模塊的邊界，包括：

將所述集成電路版圖中相鄰的兩個矩形子模塊進行組合，且任意一個矩形子模塊僅包括組合得到的一個模塊中，組合所述模塊的兩個矩形子模塊中一個矩形子模塊記為第一矩形子模塊，另一個矩形子模塊記為第二矩形子模塊；

以所述第一矩形子模塊和所述第二矩形子模塊的頂點坐標為依據(jù)，獲取所述第一矩形子模塊相對于所述第二矩形子模塊的插入點和結束點，以及所述第二矩形子模塊相對于所述第一矩形子模塊的開始點；