[發(fā)明專利]一種基于Bresenham插值的高效率控制電機的方法

在審

• 申請?zhí)枺?/td>: 201610530240.1
• 申請日: 2016-07-07
• 公開（公告）號: CN107589677A
• 公開（公告）日: 2018-01-16
• 發(fā)明（設(shè)計）人: 齊飛;趙金龍
• 申請（專利權(quán)）人: 天津超眾機器人科技有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于伺服電機工控領(lǐng)域，它提出一種高效率高精度控制伺服電機的地方，特別涉及一種基于Bresenham插值的高效率控制電機的方法。

背景技術(shù)

隨著近代控制技術(shù)的發(fā)展，伺眼電動機及其伺服控制系統(tǒng)廣泛應(yīng)用于各個領(lǐng)域，無論是數(shù)控(NC)機床、工業(yè)機器人以及工廠自動化(FA)、辦公自動化(OA)、家庭自動化(HA)等領(lǐng)域，都離不開伺服電動機及其伺服控制系統(tǒng)。而在工控自動化裝備業(yè)界，最為普遍的就是伺服電機的控制，幾乎大部分自動化的控制都離不開伺服電機的高精度控制。隨著科技日新月異的發(fā)展,人們對機電產(chǎn)品的性能、質(zhì)量要求越來越高,復(fù)雜型面的零件越來越常見。于是作為復(fù)雜型面加工精密化、自動化和智能化的關(guān)鍵技術(shù)之一的多軸聯(lián)動數(shù)控技術(shù)日益引起國內(nèi)外有關(guān)學(xué)者的普遍重視和廣泛研究。但是如何更方便地實現(xiàn)高精度、高效率、高柔性的多軸聯(lián)動還是一個有待繼續(xù)探索的課題。

發(fā)明內(nèi)容

本發(fā)明提出一種基于Bresenham插值的高效率控制電機的方法，目的在于實現(xiàn)高效的多軸聯(lián)動，解決高精度高效率的自動化控制難題。

本發(fā)明所涉及的 bresenham算法是計算機圖形學(xué)中為了“顯示器（屏幕或打印機）系由像素構(gòu)成”的這個特性而設(shè)計出來的算法，使得在求直線各點的過程中全部以整數(shù)來運算，因而大幅度提升計算速度。為了能夠高精度高效率的控制伺服電機，并且能夠穩(wěn)定的聯(lián)動，沒有頻率突變。本發(fā)明創(chuàng)新性的在控制伺服電機的基礎(chǔ)之上，利用bresenham插值的方式，控制伺服電機，實現(xiàn)高效的多軸聯(lián)動，使得控制伺服等設(shè)備可以精確的達(dá)到半個時鐘節(jié)拍。

所述的一種基于Bresenham插值的高效率控制電機的方法，主要包括3個模塊，分別為虛擬步數(shù)發(fā)生器，虛擬步數(shù)計數(shù)器，實際脈沖輸出控制器。

所述的虛擬步數(shù)發(fā)生器主要包括：一個累加器和一個比較器。所述累加器是通過輸入時鐘不斷累加所需要的總步數(shù)（這是一種虛擬累計方法），然后輸出給比較器。所述比較器在對總步數(shù)進(jìn)行比較，如果大于輸出總時鐘則就把總的累計步數(shù)減去總時鐘的值，并向下個模塊輸出一個虛擬步數(shù)。不斷的循環(huán)往復(fù)，直到整個時鐘節(jié)拍到達(dá)輸出總時間。

所述的擬步數(shù)計數(shù)器主要包括：一個計數(shù)器和一個比較器。所述計數(shù)器主要進(jìn)行上述模塊傳入的虛擬步數(shù)計數(shù)，并根據(jù)比較器的結(jié)果進(jìn)行增加與減少。所述比較器主要進(jìn)行虛擬步數(shù)總數(shù)和正脈沖，負(fù)脈沖所需的步數(shù)進(jìn)行比較，達(dá)到正脈沖的步數(shù)，通知下一個模塊輸出一個正脈沖信號，并且通知計數(shù)器減去相應(yīng)的正脈沖步數(shù)，從而使得計數(shù)器模塊能到達(dá)到負(fù)脈沖所需的條件。

所述的實際脈沖輸出控制器主要就是電機的控制器，或者其他的控制器，可以根據(jù)不同的控制方式進(jìn)行更換不同的控制器。主要是根據(jù)上一個模塊得到的信號，輸出電機所需要的正脈沖和負(fù)脈沖。

用verilog代碼實現(xiàn)三個模塊的部分代碼：

1. 虛擬步數(shù)發(fā)生器：

always @ (posedge clk or negedge reset_n)

begin

if(reset_n==1'b0)

vir_step_counter1<=0;

else

begin

if(pwm_enable)

begin

if(vir_step_counter1 >= pwm_time)

begin

vir_step_counter1 <= vir_step_counter1- pwm_time + step_add1_reg;

end

else if(vir_step_counter1 < 0 )

begin

vir_step_counter1 <= vir_step_counter1+pwm_time + step_add1_reg;

end

else vir_step_counter1 <= vir_step_counter1 + step_add1_reg;

end

else

vir_step_counter1<=0;

end

end

2. 擬步數(shù)計數(shù)器：

//組合邏輯 賦值虛擬步數(shù)

always @ (posedge clk or negedge reset_n)

begin