[發明專利]激勵報文產生控制方法、裝置及邏輯檢測設備

有效

• 申請號: 201610516589.X
• 申請日: 2016-06-30
• 公開（公告）號: CN107566204B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 朱仁霖
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明實施例提供了一種激勵報文產生控制方法、裝置及邏輯檢測設備，該方法包括：根據分析得到的待模擬的網絡流量結構獲取所有待生成的各激勵報文的報文參數；調用流量模塊根據各激勵報文的報文參數生成激勵報文流。本發明實施例通過分析待模擬網絡流量的結構，獲取所有待生成的激勵報文的報文類型，根據各激勵報文的報文類型，進行激勵報文的建模，生成對應的報文模型，通過流量模塊，根據各激勵報文的報文模型，生成對應的激勵報文流，可以方便的生成出復雜的激勵報文。

技術領域

本發明涉及通信設備設計領域，尤其涉及一種激勵報文產生控制方法、裝置及邏輯檢測設備。

背景技術

邏輯驗證是數字芯片前端設計過程中的一個關鍵步驟，驗證平臺模擬芯片實際運行環境，并通過測試用例檢驗芯片功能的正確性。模擬芯片運行環境的核心問題是模擬出實際運行中輸入到芯片的激勵，對于大量的網絡數據類芯片，各種類型的網絡報文是最主要的激勵，如何模擬網絡上復雜的流量模型，對驗證平臺的編寫提出了更高的要求。

目前，采用驗證方法學是芯片驗證的趨勢之一，UVM（統一驗證方法學）是其中的典型代表，UVM系統的架構圖如圖1所示，UVM架構中最主要的復用單元是總線代理（Agent），驗證人員通過編寫序列器（sequencer）中的序列（Sequence）生成事務級的包（transaction），并通過驅動器（Driver）轉換為接口激勵信號作用于總線接口，同時監視器（Monitor）收集總線信號，轉換回事務級的包，并發送至計分板（scoreboard）進行自動化比對。

但是，UVM中激勵的生成由sequence機制完成，sequence機制是一種通用的激勵生成方法，生成的激勵報文種類單一，不能模擬越來越復雜的通信場景中的報文類型，進而導致測試結果不準確。

發明內容

本發明實施例提供了一種激勵報文產生控制方法、裝置及邏輯檢測設備，以解決現有UVM方法生成的激勵報文種類單一的問題。

一方面，提供了一種激勵報文產生控制方法，包括：

根據分析得到的待模擬的網絡流量結構獲取所有待生成的各激勵報文的報文參數；

調用流量模塊根據各激勵報文的報文參數生成激勵報文流。

一方面，提供了一種激勵報文產生控制裝置，包括：分析模塊及控制模塊，其中，

分析模塊用于根據分析得到的待模擬的網絡流量結構獲取所有待生成的各激勵報文的報文參數；

控制模塊用于調用流量模塊根據各激勵報文的報文參數生成激勵報文流。

另一方面，提供了一種邏輯檢測設備，其包括:至少一個用于產生激勵報文流的流量模塊、結果分析裝置、以及本發明實施例提供的激勵報文產生控制裝置，激勵報文產生控制裝置用于調用流量模塊產生激勵報文流，并進行測試，結果分析裝置用于分析測試結果。

另一方面，提供了一種計算機存儲介質，計算機存儲介質中存儲有計算機可執行指令，計算機可執行指令用于執行前述的激勵報文產生控制方法。

本發明實施例的有益效果：