[發(fā)明專利]一種通信網(wǎng)絡(luò)設(shè)備間時(shí)間同步的優(yōu)化方法、裝置及設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 201610514790.4
• 申請(qǐng)日: 2016-07-04
• 公開（公告）號(hào): CN107579793A
• 公開（公告）日: 2018-01-12
• 發(fā)明（設(shè)計(jì)）人: 蔣海輝
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): H04J3/06
• 分類號(hào): H04J3/06;H04L7/00;H04L29/06
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司11243
• 代理人: 許靜,安利霞

技術(shù)領(lǐng)域

本發(fā)明涉及網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，特別是涉及一種通信網(wǎng)絡(luò)設(shè)備間時(shí)間同步的優(yōu)化方法、裝置及設(shè)備。

背景技術(shù)

PTP(Precision Time Protocol，精確時(shí)鐘同步協(xié)議)是一種主從同步系統(tǒng)，采用主從時(shí)鐘方式，對(duì)時(shí)間信息進(jìn)行編碼，利用網(wǎng)絡(luò)的對(duì)稱性和延時(shí)測(cè)量技術(shù)，實(shí)現(xiàn)主從時(shí)間的同步。在系統(tǒng)的同步過程中，主時(shí)鐘周期性發(fā)布PTP時(shí)間同步協(xié)議及時(shí)間信息，從時(shí)鐘端口接收主時(shí)鐘端口發(fā)來的時(shí)間戳信息，系統(tǒng)據(jù)此計(jì)算出主從線路時(shí)間延遲及主從時(shí)間差，并利用該時(shí)間差調(diào)整本地時(shí)間，使從設(shè)備時(shí)間保持與主設(shè)備時(shí)間一致的頻率與相位。

實(shí)際在實(shí)現(xiàn)時(shí)間同步功能時(shí)，由于信號(hào)在線路上傳遞會(huì)出現(xiàn)延時(shí)，設(shè)備可能無法測(cè)量出線路的延時(shí)，需要手工進(jìn)行時(shí)延補(bǔ)償。此時(shí)，設(shè)備需要支持各種接口的時(shí)延補(bǔ)償功能。而且在網(wǎng)絡(luò)中可能有主備兩個(gè)時(shí)間源時(shí)，設(shè)備需要支持主時(shí)間源出現(xiàn)故障時(shí)自動(dòng)跟蹤備用時(shí)間源。另外，在環(huán)網(wǎng)或無線網(wǎng)狀網(wǎng)絡(luò)Mesh網(wǎng)結(jié)構(gòu)下，設(shè)備需要支持從不同線路方向跟蹤時(shí)間源，并且在當(dāng)前跟蹤方向出現(xiàn)故障時(shí)，能自動(dòng)倒換到其他方向。例如，16個(gè)設(shè)備倒換產(chǎn)生的相位抖動(dòng)要求小于+/-200ns。

現(xiàn)有技術(shù)中對(duì)不同設(shè)備，在不同線卡上組成的環(huán)型網(wǎng)絡(luò)，處理通過不同類型單板，不同芯片單板PTP協(xié)議報(bào)文時(shí)，由于對(duì)時(shí)間信息報(bào)文的時(shí)延補(bǔ)償處理精度的偏差，將導(dǎo)致從不同線路方向跟蹤同一時(shí)間源的延時(shí)抖動(dòng)變化非常的大，故無法滿足從不同線路方向跟蹤同一時(shí)間源的延時(shí)抖動(dòng)要求。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于提供一種通信網(wǎng)絡(luò)設(shè)備間時(shí)間同步的優(yōu)化方法、裝置及設(shè)備，用以解決現(xiàn)有問題中設(shè)備無法滿足在復(fù)雜組網(wǎng)環(huán)境下時(shí)間同步倒換的延時(shí)抖動(dòng)要求的問題。

為了解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種通信網(wǎng)絡(luò)設(shè)備間時(shí)間同步的優(yōu)化方法，應(yīng)用于第一設(shè)備，包括：

獲取所述第一設(shè)備的主控板傳輸至第二設(shè)備的第一報(bào)文，其中所述第一報(bào)文中記錄有所述第一報(bào)文創(chuàng)建時(shí)的第一時(shí)間信息；

在所述第一報(bào)文中增加所述第一報(bào)文從第一設(shè)備的線卡處理芯片傳輸?shù)骄€卡端口的第一時(shí)差補(bǔ)償值，獲得第二報(bào)文；

將所述第二報(bào)文發(fā)送至第二設(shè)備；

獲得所述第二設(shè)備接收所述第二報(bào)文后返回的第三報(bào)文，其中所述第三報(bào)文中記錄有所述第二設(shè)備接收所述第二報(bào)文后，在所述第二設(shè)備的線卡處理芯片與線卡端口之間傳輸?shù)牡诙r(shí)差補(bǔ)償值和第三時(shí)差補(bǔ)償值；

在所述第三報(bào)文中增加所述第三報(bào)文從第一設(shè)備的線卡端口傳輸至線卡處理芯片的第四時(shí)差補(bǔ)償值，獲得第四報(bào)文；

根據(jù)所述第四報(bào)文，計(jì)算所述第一設(shè)備與所述第二設(shè)備之間報(bào)文傳輸?shù)难訒r(shí)時(shí)間。

其中，所述第二時(shí)差補(bǔ)償值為在所述第二報(bào)文中增加的所述第二報(bào)文從所述第二設(shè)備的線卡端口傳輸至線卡處理芯片的時(shí)差補(bǔ)償值；

所述第三時(shí)差補(bǔ)償值為在所述第二設(shè)備的主控板獲得所述第二報(bào)文后反饋的回應(yīng)報(bào)文中增加的所述回應(yīng)報(bào)文從所述第二設(shè)備的線卡處理芯片傳輸至線卡端口的時(shí)差補(bǔ)償值。

其中，所述第一時(shí)間信息包括：用于頻率同步的第一報(bào)文在所述第一設(shè)備的主控板上創(chuàng)建時(shí)，所述主控板的第一時(shí)間戳以及第一物理時(shí)鐘頻率；

所述第一報(bào)文中還記錄有所述第一報(bào)文從所述主控板傳輸至所述第一設(shè)備的線卡處理芯片時(shí)，所述線卡處理芯片的第二物理時(shí)鐘頻率；

所述第二報(bào)文中記錄有所述第二報(bào)文從所述第二設(shè)備的線卡端口傳輸至所述第二設(shè)備的線卡處理芯片時(shí)，所述線卡處理芯片的第三物理時(shí)鐘頻率；所述第二報(bào)文從所述第二設(shè)備的線卡處理芯片傳輸至所述第二設(shè)備的主控板時(shí)所述主控板的第二時(shí)間戳以及第四物理時(shí)鐘頻率；

所述第三報(bào)文中還記錄有所述第二設(shè)備的主控板根據(jù)所述第二報(bào)文生成的回應(yīng)報(bào)文在所述主控板上創(chuàng)建時(shí)，所述主控板的第三時(shí)間戳以及第五物理時(shí)鐘頻率；所述回應(yīng)報(bào)文從所述第二設(shè)備的主控板傳輸至所述第二設(shè)備的線卡處理芯片時(shí)，所述線卡處理芯片的第六物理時(shí)鐘頻率；

所述第四報(bào)文還記錄有所述第三報(bào)文從所述第一設(shè)備的線卡端口傳輸至所述第一設(shè)備的線卡處理芯片時(shí)，所述線卡處理芯片的第七物理時(shí)鐘頻率；所述第四報(bào)文從所述線卡處理芯片傳輸至所述第一設(shè)備的主控板時(shí)，所述主控板的第四時(shí)間戳以及第八物理時(shí)鐘頻率。

其中，所述根據(jù)所述第四報(bào)文，計(jì)算所述第一設(shè)備與所述第二設(shè)備之間報(bào)文傳輸?shù)难訒r(shí)時(shí)間的步驟包括：

根據(jù)所述第一物理時(shí)鐘頻率以及所述第二物理時(shí)鐘頻率，得到所述第一報(bào)文從所述第一設(shè)備的主控板傳輸至所述第一設(shè)備的線卡處理芯片的第一傳送時(shí)間；