[發(fā)明專利]一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列及其數(shù)據(jù)調(diào)度方法

有效

• 申請?zhí)枺?/td>: 201610490310.5
• 申請日: 2016-06-24
• 公開（公告）號: CN107544745B
• 公開（公告）日: 2020-06-30
• 發(fā)明（設(shè)計(jì)）人: 徐庶;陸宇
• 申請（專利權(quán)）人: 中電海康集團(tuán)有限公司;浙江馳拓科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 杭州之江專利事務(wù)所(普通合伙) 33216
• 代理人: 張慧英

本發(fā)明涉及一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列及其數(shù)據(jù)調(diào)度方法，主要包括邏輯控制模塊、地址解析模塊、讀寫驅(qū)動(dòng)感應(yīng)電路、SRAM陣列、NVM陣列、數(shù)據(jù)搬移地址解析模塊、數(shù)據(jù)搬移地址驅(qū)動(dòng)模塊；本發(fā)明具備更高的芯片集成度，降低了成本，也降低了數(shù)據(jù)搬移延時(shí)和功耗。另外，提供了一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列的數(shù)據(jù)調(diào)度方法，可隨時(shí)根據(jù)其所存儲(chǔ)的數(shù)據(jù)熱度不同，選擇由內(nèi)部數(shù)據(jù)搬移通道將數(shù)據(jù)搬移至NVM陣列存儲(chǔ)，并關(guān)閉完成數(shù)據(jù)搬移的SRAM單元陣列電源以降低復(fù)合模塊能耗，數(shù)據(jù)搬移過程始終在后臺(tái)進(jìn)行，與復(fù)合模塊的正常讀寫過程同步，通過這種數(shù)據(jù)調(diào)度的方式可以實(shí)時(shí)降低復(fù)合存儲(chǔ)陣列模塊能耗。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲(chǔ)技術(shù)領(lǐng)域，尤其涉及一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列及其數(shù)據(jù)調(diào)度方法。

背景技術(shù)

在物聯(lián)網(wǎng)領(lǐng)域和穿戴式設(shè)備等許多應(yīng)用場景中，對集成電路的功耗要求非常嚴(yán)格，以滿足長距離微波供電或者長期難以更換電池等應(yīng)用需求。因此，在集成電路設(shè)計(jì)時(shí)，除了采用更小的半導(dǎo)體工藝節(jié)點(diǎn)以降低邏輯電路的功耗外，還需要綜合考慮存儲(chǔ)器(包括運(yùn)行內(nèi)存和程序存儲(chǔ)器)的讀寫功耗，在存儲(chǔ)器的動(dòng)態(tài)運(yùn)行功耗和靜態(tài)待機(jī)功耗之間做出合理優(yōu)化，以降低整體能耗。這個(gè)優(yōu)化的過程同時(shí)需要考慮到應(yīng)用的動(dòng)態(tài)/靜態(tài)運(yùn)行時(shí)間比，以及不同功耗模式之間轉(zhuǎn)換所需的時(shí)間，以不影響系統(tǒng)整體性能。

目前主流的半導(dǎo)體存儲(chǔ)器解決方案，普遍采用靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)作為系統(tǒng)運(yùn)行內(nèi)存，采用閃存存儲(chǔ)器(FLASH memory)作為程序存儲(chǔ)器。在系統(tǒng)處于運(yùn)行狀態(tài)時(shí)，程序和數(shù)據(jù)都存在SRAM中，邏輯處理單元與SRAM直接交互，而由于SRAM屬于易失性存儲(chǔ)器，掉電則數(shù)據(jù)丟失，因此系統(tǒng)無論處于運(yùn)行狀態(tài)，還是待機(jī)狀態(tài)，SRAM存儲(chǔ)器都處于上電工作狀態(tài)，以保證數(shù)據(jù)不丟失，只有當(dāng)系統(tǒng)確認(rèn)關(guān)閉之前，才會(huì)將SRAM中的所有必要數(shù)據(jù)寫回FLASH中穩(wěn)定存儲(chǔ)。因此，SRAM的動(dòng)態(tài)功耗和靜態(tài)功耗成為了系統(tǒng)運(yùn)行狀態(tài)時(shí)，存儲(chǔ)器的主要能耗來源。

由于SRAM的靜態(tài)功耗較大，德州儀器曾提出的方案(S.Khanna et al,Solid-State Circuits Conference(ISSCC),2013)以降低系統(tǒng)靜態(tài)功耗：該方法利用鐵電(FRAM)存儲(chǔ)器與SRAM存儲(chǔ)器組合，當(dāng)系統(tǒng)處于空閑狀態(tài)時(shí)，系統(tǒng)的邏輯處理單元負(fù)責(zé)將SRAM中的數(shù)據(jù)整體搬移到FRAM存儲(chǔ)器中，利用FRAM的非易失性存儲(chǔ)數(shù)據(jù)，搬移完成后關(guān)閉SRAM存儲(chǔ)器和FRAM存儲(chǔ)器以將系統(tǒng)靜態(tài)功耗降到最低。但該方法的缺點(diǎn)是：每次搬移數(shù)據(jù)都需要將SRAM中的數(shù)據(jù)整體搬移進(jìn)FRAM中，不僅搬移過程能耗大，而且對于熱數(shù)據(jù)和冷數(shù)據(jù)沒有區(qū)別對待，往往會(huì)由于熱數(shù)據(jù)始終在被使用而導(dǎo)致系統(tǒng)無法進(jìn)入空閑狀態(tài)，從而未被使用的冷數(shù)據(jù)也長期無法搬入FRAM中以降低能耗，或者熱數(shù)據(jù)頻繁在FRAM和SRAM中來回搬移，無用能耗過多；同時(shí)，所有的搬移過程需要占用系統(tǒng)本身的邏輯處理單元負(fù)責(zé)，對系統(tǒng)運(yùn)行產(chǎn)生中斷性影響，而且FRAM存儲(chǔ)器和SRAM存儲(chǔ)器相互獨(dú)立，均有各自的接口和讀寫驅(qū)動(dòng)電路，從而導(dǎo)致該復(fù)合存儲(chǔ)芯片面積過大，數(shù)據(jù)來回搬移的延時(shí)和功耗大。

發(fā)明內(nèi)容

本發(fā)明為克服上述的不足之處，目的在于提供一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列，主要包括邏輯控制模塊、地址解析模塊、讀寫驅(qū)動(dòng)感應(yīng)電路、SRAM陣列、NVM陣列、數(shù)據(jù)搬移地址解析模塊、數(shù)據(jù)搬移地址驅(qū)動(dòng)模塊；本發(fā)明具備更高的芯片集成度，降低了成本，也降低了數(shù)據(jù)搬移延時(shí)和功耗。

本發(fā)明另一目的在于提供一種帶有獨(dú)立數(shù)據(jù)搬移通道的復(fù)合存儲(chǔ)陣列的數(shù)據(jù)調(diào)度方法，可隨時(shí)根據(jù)其所存儲(chǔ)的數(shù)據(jù)熱度不同，選擇由內(nèi)部數(shù)據(jù)搬移通道將數(shù)據(jù)搬移至NVM陣列存儲(chǔ)，并關(guān)閉完成數(shù)據(jù)搬移的SRAM單元陣列電源以降低復(fù)合模塊能耗，數(shù)據(jù)搬移過程始終在后臺(tái)進(jìn)行，與復(fù)合模塊的正常讀寫過程同步，通過這種數(shù)據(jù)調(diào)度的方式可以實(shí)時(shí)降低復(fù)合模塊能耗。