[發明專利]直接帶隙Ge溝道CMOS集成器件及其制備方法

有效

• 申請號: 201610487746.9
• 申請日: 2016-06-28
• 公開（公告）號: CN107546177B
• 公開（公告）日: 2019-10-22
• 發明（設計）人: 包文濤;宋建軍;劉偉峰;胡輝勇;宣榮喜;張鶴鳴
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L29/10;H01L29/16
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

1.一種直接帶隙Ge溝道CMOS集成器件的制備方法，其特征在于，包括：

S101、選取N型摻雜單晶Si(001)襯底；

S102、在275℃～325℃下在所述單晶Si襯底上外延生長厚度為50nm的第一Ge層，以避免晶體質量損失；

S103、在500℃～600℃下，在所述第一Ge層上生長厚度為900～950nm的第二Ge層；

S104、在750℃～850℃下，在H₂氣氛中退火10～15分鐘；

S105、在75℃的H₂O₂溶液中，浸入時間為10分鐘，在所述第二Ge層表面形成GeO₂鈍化層；

S106、利用CVD工藝沉積層厚度為150～200nm的Si₃N₄層；

S107、光刻淺槽隔離區，利用干法刻蝕工藝，在所述Si₃N₄層、所述GeO₂鈍化層、所述第二Ge層內刻蝕出深度為300～500nm的淺槽；

S108、利用CVD工藝在750℃～850℃下，在所述淺槽內沉積SiO₂材料，將所述淺槽填滿；

S109、利用CMP工藝去除所述Si₃N₄層表面的SiO₂材料，并在180℃條件下利用熱磷酸濕法工藝刻蝕所述Si₃N₄層；

S110、利用離子注入工藝在所述GeO₂鈍化層表面特定區域注入B離子，形成P型區域從而形成NMOS有源區；

S111、在250℃～300℃下，采用原子層沉積工藝沉積厚度為2～3nm的HfO₂材料作為柵介質層；

S112、采用CVD工藝，在750℃～850℃下生長厚度為110nm TaN材料作為柵極層；

S113、利用選擇性刻蝕工藝刻蝕指定區域的所述TaN材料、所述HfO₂材料及所述GeO₂鈍化層形成NMOS柵極和PMOS柵極；

S114、在所述第二Ge層和所述NMOS柵極和所述PMOS柵極表面沉積厚度為10～20nm的SiO₂材料；

S115、利用CVD工藝在所述SiO₂材料表面沉積厚度為20～30nm的Si₃N₄材料；

S116、采用選擇性刻蝕工藝刻蝕除所述NMOS柵極和所述PMOS柵極頂部及側墻處所以外的SiO₂材料和Si₃N₄材料，在所述NMOS柵極表面和所述PMOS柵極表面形成柵極保護層；

S117、在整個襯底表面涂抹光刻膠，利用光刻工藝曝光光刻膠，保留所述NMOS柵極表面和所述PMOS柵極表面的光刻膠；

S118、利用感應耦合等離子體刻蝕工藝刻蝕所述整個襯底表面的所述第二Ge層，形成Ge臺階；

S119、去除表面光刻膠；

S120、在500℃～600℃下，以硅烷、鍺烷為氣源，采用化學氣相沉積工藝在所述Ge臺階周圍生長厚度為20nm的Si_0.5Ge_0.5材料；

S121、利用濕法刻蝕工藝去除所述SiO₂材料和所述Si₃N₄材料形成的所述柵極保護層；

S122、在表面涂抹光刻膠，利用自對準工藝進行B離子注入形成PMOS源漏極，去除光刻膠；

S123、在表面涂抹光刻膠，利用自對準工藝進行P離子注入形成NMOS源漏極，去除光刻膠；

S124、利用CVD工藝沉積厚度為20～30nm的BPSG以形成介質層；

S125、采用硝酸和氫氟酸刻蝕所述介質層形成PMOS源漏接觸孔和NMOS源漏接觸孔；

S126、利用電子束蒸發工藝沉積厚度為10～20nm金屬W，形成PMOS源漏接觸和NMOS源漏接觸；

S127、利用選擇性刻蝕工藝刻蝕掉指定區域的金屬W，形成源漏區電極，最終形成改性Ge溝道NMOS器件。

2.一種直接帶隙Ge溝道CMOS集成器件，其特征在于，包括：Si襯底層、第一Ge層、第二Ge層及Si_0.5Ge_0.5層、GeO₂鈍化層、HfO₂柵介質層、TaN柵極層；其中，所述直接帶隙Ge溝道CMOS集成器件由權利要求1所述的方法制備形成。