[發明專利]SiGeC應力引入的直接帶隙Ge溝道PMOS器件及其制備方法

有效

• 申請號: 201610486998.X
• 申請日: 2016-06-28
• 公開（公告）號: CN107546126B
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 魏青;宋建軍;劉偉峰;胡輝勇;宣榮喜;張鶴鳴
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 61230 西安嘉思特知識產權代理事務所(普通合伙)
• 代理人: 劉長春

1.一種SiGeC應力引入的直接帶隙Ge溝道PMOS器件的制備方法，其特征在于，包括：

S101、選取單晶Si襯底；

S102、在275℃～325℃下在所述單晶Si襯底上外延生長厚度為50nm第一Ge層，以避免晶體質量損失；

S103、在500℃～600℃下，在所述第一Ge層上生長厚度為900～950nm的第二Ge層；

S104、在750℃～850℃下，在H₂氣氛中退火10～15分鐘；

S105、在75℃的H₂O₂溶液中，浸入時間為10分鐘，在所述第二Ge層表面形成GeO₂鈍化層；

S106、利用原子層淀積工藝生長厚度為2～4nm的HfO₂材料作為柵介質層；

S107、采用反應濺射系統工藝，在750℃～850℃下生長厚度為100～110nm TaN材料作為柵極層；

S108、利用選擇性刻蝕工藝刻蝕指定區域的所述TaN材料、所述HfO₂材料及所述GeO₂鈍化層形成PMOS柵極；

S109、在所述第二Ge層和所述PMOS柵極表面淀積厚度為10～20nm的SiO₂材料；

S110、利用CVD工藝在所述SiO₂材料表面淀積厚度為20～30nm的Si₃N₄材料；

S111、采用選擇性刻蝕工藝刻蝕除所述PMOS柵極頂部及側墻處所以外的SiO₂材料和Si₃N₄材料，在所述PMOS柵極表面形成柵極保護層；

S112、在整個襯底表面涂抹光刻膠，利用光刻工藝曝光光刻膠，保留所述PMOS柵極表面的光刻膠；

S113、利用感應耦合等離子體刻蝕工藝刻蝕所述整個襯底表面的所述第二Ge層，形成Ge臺階；

S114、去除表面光刻膠；

S115、在500℃～600℃下，以硅烷、鍺烷為氣源，采用化學氣相淀積工藝在所述Ge臺階周圍生長厚度為20nm的Si_0.24Ge_0.73C_0.03材料；

S116、在所述Si_0.24Ge_0.73C_0.03材料表面異于所述PMOS柵極位置處利用離子注入工藝注入BF₂⁺形成PMOS源漏區；

S117、利用濕法刻蝕工藝去除所述柵極保護層；

S118、利用CVD工藝淀積厚度為20～30nm的BPSG以形成介質層；

S119、采用硝酸和氫氟酸刻蝕所述介質層形成PMOS源漏接觸孔；

S120、利用電子束蒸發工藝淀積厚度為10～20nm金屬W，形成PMOS源漏接觸；

S121、利用選擇性刻蝕工藝刻蝕掉指定區域的金屬W，形成源漏區電極，最終形成所述SiGeC應力引入的直接帶隙Ge溝道PMOS器件。

2.一種SiGeC應力引入的直接帶隙Ge溝道PMOS器件，其特征在于，包括：單晶Si襯底層、第一Ge層、第二Ge層及Si_0.24Ge_0.73C_0.03層、GeO₂鈍化層、HfO₂柵介質層、TaN柵極層；其中，所述SiGeC應力引入的直接帶隙Ge溝道PMOS器件由權利要求1所述的方法制備形成。